DE10106846A1 - Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus - Google Patents
Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-BusInfo
- Publication number
- DE10106846A1 DE10106846A1 DE2001106846 DE10106846A DE10106846A1 DE 10106846 A1 DE10106846 A1 DE 10106846A1 DE 2001106846 DE2001106846 DE 2001106846 DE 10106846 A DE10106846 A DE 10106846A DE 10106846 A1 DE10106846 A1 DE 10106846A1
- Authority
- DE
- Germany
- Prior art keywords
- bus
- address
- station
- stations
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012546 transfer Methods 0.000 title claims abstract description 10
- 230000001105 regulatory effect Effects 0.000 title claims abstract description 8
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000011156 evaluation Methods 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 3
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
- H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD] using bit-wise arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
- H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection [CSMA-CD]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Small-Scale Networks (AREA)
Abstract
Gegenstand der Erfindung ist ein Verfahren zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus (BUS), an dem eine beliebige Anzahl von Stationen (St1, St2, St3) als Sensoren oder/und Aktoren hängen. Hierzu wird von einem zentralen Bus-Versorgungsgerät (NG) ein Startpuls auf den Bus (BUS) gegeben. Eine definierte Zeitspanne danach senden alle Stationen (St1, St2, St3), die eine Nachricht zu senden haben, ihre Adresse bitweise auf den Bus (BUS), wobei sie in Abhängigkeit von der Adresse mit ihrem eingebauten Schalter (S) den Bus (BUS) kurzschließen. Gleichzeitig nehmen alle am Bus (BUS) angeschlossenen Stationen (St1, St2, St3) das Bus-Signal auf und vergleichen mit ihrer eingebauten Auswerteelektronik die von ihnen gesendete Adresse bitweise mit dem vom Bus (BUS) aufgenommenen Signal. Die Station (St1 St2, St3), die bei diesem Vergleich eine Ungleichheit feststellt, stoppt das Weitersenden der eigenen Adresse. Dies wird solange fortgesetzt, bis nur noch die Station mit der höchsten Priorität aktiv bleibt.
Description
Die Erfindung betrifft Verfahren und Vorrichtung zum Sicherstellen eines
geregelten Datentransfers auf einem Zweidraht-Bus gemäß dem Oberbegriff
des Anspruchs 1 bzw. Anspruchs 8.
Zweidraht-Bussysteme, an denen eine beliebige Anzahl von Stationen, die
als Sensoren und/oder Aktoren wirken, angeschlossen sind, sind seit
langem und in vielen Variationen bekannt. Ein Beispiel ist der EIBus.
Bussysteme finden insbesondere Anwendung im sogenannten
Gebäudemanagement. Um einen geregelten Datenverkehr zwischen den an
dem gemeinsamen Bus angeschlossenen Stationen sicherzustellen, besitzt
jede Station eine individuelle Adresse. Will eine Station Daten an eine
andere Station senden, so sendet sie zunächst deren Adresse, worauf die
angesprochene Station aktiv wird, während alle anderen Stationen passiv
bleiben. Hat die empfangene Station das Signal einwandfrei verstanden, so
sendet sie eine Empfangsquittung, womit die Datenübertragung
abgeschlossen wird. Danach ist der Bus wieder frei für die nächste
Übertragung.
Ein grundsätzliches Problem aller Bus-Systeme ist die Sicherstellung eines
geregelten Datentransfers. Es muss auf jeden Fall verhindert werden, dass
alle Stationen, die eine Nachricht zu übermitteln haben, durcheinander
reden, weil die Nachrichten dadurch völlig unverständlich würden.
Die bekannten Bus-Systeme sind selbstverständlich mit Mechanismen
ausgerüstet, die derartiges verhindern. Einige Bus-Systeme arbeiten mit
Zeitfenstern, andere mit Frequenzfenstern usw. Dadurch wird das System
entweder langsam oder die benötigte Hardware aufwändig. Das ist
unbefriedigend.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
anzugeben, mit dessen Hilfe der geregelte Datentransfer auf einem
Zweidraht-Bus mit einfachen Mitteln sichergestellt werden kann.
Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des
Anspruchs 1.
Der vorliegenden Erfindung liegt die Idee zugrunde, die am Bus
angeschlossenen Stationen, die eine Nachricht zu übermitteln haben, ihre
Adresse gleichzeitig und synchron auf den Bus senden zu lassen.
Gleichzeitig vergleicht jede sendende Station das vom Bus aufgenommene
Signal, welches eine Überlagerung der Adressen aller aktiven Stationen ist,
bitweise mit der eigenen Adresse. Stellt eine Station fest, dass ihr
Adresssignal sich von dem vom Bus aufgenommenen Signal unterscheidet,
so stoppt sie sofort das weitere Senden der eigenen Adresse. Auf diese
Weise ist sichergestellt, dass am Schluss nur noch die Station mit der
höchsten oder niedrigsten Adresse aktiv bleibt. Dies ist die Station mit der
höchsten Priorität. Diese sendet anschließend ihre Daten auf den Bus.
Gleichzeitig hören alle am Bus angeschlossenen Stationen weiterhin zu, so
dass jede Station weiß, welche Stationen gerade eine Nachricht
austauschen.
Ein weiterer Vorteil ist, dass das Senden der Daten auf den Bus mit Hilfe
eines einfachen Schalters, vorzugsweise in Form eines Transistors in open-
collector-Schaltung, erfolgen kann.
Vorteilhafterweise erfolgt das Senden der Adresse und gegebenenfalls der
weiteren Daten mittels eines ersten Schieberegisters, welches gemäß einer
Weiterbildung die in einem Adressspeicher parallel gespeicherte Adresse in
eine serielle Information wandelt.
Gemäß einer Weiterbildung der Erfindung werden die vom Bus
aufgenommenen Signale bitweise in ein zweites Schieberegister eingelesen,
welches gemäß einer vorteilhaften Ausgestaltung als Seriell-Parallel-
Wandler wirkt und die bitweise eingelesenen Daten in ein paralleles Signal
wandelt.
Gemäß einer vorteilhaften Weiterbildung der Erfindung wird zum Erzeugen
des Startpulses der Spannungspegel auf dem Bus für eine definierte
Zeitspanne abgesenkt. Dies wird vom zentralen Bus-Versorgungsgerät
erledigt.
Vorteilhafterweise sendet die empfangende Station am Ende eine
Empfangsquittung, welche dafür sorgt, dass die sendende Station vom
aktiven in den inaktiven Zustand versetzt wird.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Bussystem
anzugeben, mit dessen Hilfe das Verfahren zum Sicherstellen des
geregelten Datentransfers auf dem Zweidraht-Bus durchgeführt werden
kann.
Diese Aufgabe wird gelöst durch ein Bus-System mit den Merkmalen des
Anspruchs 8.
Wesentlicher Vorteil ist der konstruktiv einfache Aufbau, insbesondere die
Tatsache, dass lediglich ein einfacher Schalter, vorzugsweise in Form eines
Transistors, genügt, um Adressen und Daten auf den Bus zu senden.
Auch die Auswerteelektronik, die die vom Bus aufgenommenen Signale mit
der eigenen Adresse vergleicht, zeichnet sich durch eine besondere
Einfachheit aus. Sie besteht aus einem Synchrondetektor, der aus den vom
Bus aufgenommenen Signalen die Taktfrequenz des Stationstaktes
ermittelt, einem ersten und einem zweiten UND-Gatter und einem RS-
Flipflop. Dabei hat das erste UND-Gatter die Aufgabe, die Signale zu
vergleichen und bei einer Ungleichheit das RS-Flipflop anzusteuern, welches
an seinem Ausgang ein definiertes Stopp-Signal abgibt, mit dessen Hilfe das
Auslesen der Stationsadresse aus dem Schieberegister sofort gestoppt wird.
Vorzugsweise ist jede Station mit einem Spannungsregler ausgerüstet, der
aus der Spannung auf dem Bus die Betriebsspannung der Station erzeugt.
Vorteilhafterweise entkoppelt eine Diode den stationseigenen
Spannungsregler vom Bus, so dass das für die Signalübertragung
erforderliche Kurzschließen des Buses die Spannungsversorgung der Station
nicht stört.
Um den Startimpuls erzeugen zu können, ist gemäß einer Weiterbildung der
Erfindung das zentrale Versorgungsgerät mit einem gesteuerten Schalter
ausgerüstet, mit dessen Hilfe das Spannungspotential auf dem Bus
steuerbar ist.
Anhand der Zeichnung soll die Erfindung in Form eines Ausführungsbeispiels
näher erläutert werden. Es zeigen
Fig. 1 ein Zweidraht-Bus-System mit zwei als Blockschaltbild dargestellten
Stationen,
Fig. 2 ein beispielhaftes Datentelegramm und
Fig. 3 den Adressbereich des Datentelegramms der Fig. 2 für drei
Stationen.
Fig. 1 zeigt einen Zweidraht-Bus BUS, der von einem zentralen
Versorgungsgerät NG gespeist wird. Die mit dem Minus-Potential
verbundene Leitung kann geerdet sein. Der mit dem Plus-Potential
verbundenen Leitung ist ein gesteuerter Schalter SS zugeordnet, mit dessen
Hilfe die Höhe des Plus-Potentials verändert werden kann. Dabei kann je
nach Auslegung des Zweidraht-Buses BUS das Spannungspotential
entweder angehoben oder abgesenkt werden.
Am Zweidraht-Bus BUS kann eine beliebige Zahl von Stationen
angeschlossen werden. In Fig. 1 sind lediglich zwei Stationen St1, St2
dargestellt.
Jede Station St1, St2 ist mit einer eigenen, vom Bus BUS gespeisten
Spannungsversorgung versehen, bestehend aus einem Kondensator C,
einem Spannungsregler VR und einer Diode D, die den Spannungsregler VR
vom Bus BUS entkoppelt. Der Spannungsregler VR erzeugt die
Betriebsspannung Vb.
Im vorliegenden Ausführungsbeispiel ist jede Station mit einem
Mikroprozessor µP ausgerüstet. Dieser enthält zunächst einen
Adressspeicher (nicht dargestellt). Dessen Inhalt wird über den
Paralleleingang P1 in ein erstes Schieberegister SR1 geladen. Eine definierte
Zeitspanne nachdem das zentrale Versorgungsgerät NG den Startimpuls P1
auf den Bus BUS gegeben hat, wird das im ersten Schieberegister SR1
gespeicherte Adresssignal von allen Stationen, die etwas zu sagen haben,
taktgesteuert Bit für Bit ausgelesen. Die Signale gelangen über ein Nicht-
Glied NOT zu einem Kurzschlussschalter S. Dieser Kurzschlussschalter S ist
zwischen die beiden Bus-Drähte geschaltet.
Sendet das erste Schieberegister SR1 eine "0", so wird der Schalter S
betätigt und der Bus BUS kurzgeschlossen, was einer logischen "0"
entspricht. Sendet das erste Schieberegister SR1 eine "1", so bleibt der
Schalter S offen. Der Bus BUS ist nicht kurzgeschlossen, was einer
logischen "1" entspricht.
Da alle aktiven Stationen St1, St2 ihre Adresse synchron auf den Bus BUS
senden, überlagern sich die Schaltzustände der Kurzschlussschalter S.
Gleichzeitig nimmt jede am Bus BUS angeschlossene Station, d. h. auch die
Stationen, die im Augenblick nichts zu sagen haben, die vom Bus BUS
kommenden Signale auf und liest sie taktgesteuert Bit für Bit in ein zweites
Schieberegister SR2 ein. Ist das zweite Schieberegister SR2 voll, wird sein
Inhalt über den Parallelausgang Po zum Mikroprozessor µP übertragen.
Schließlich enthält jede Station St1, St2 eine Auswerteelektronik. Diese
besteht zunächst aus einem Synchrondetektor SyncD, der aus den
aufgenommenen Signalen die Taktfrequenz tf des Stationstaktes clock
erzeugt. Dadurch ist sichergestellt, dass alle am Bus angeschlossenen
Stationen dieselbe Taktfrequenz tf verwenden.
Des weiteren enthält die Auswerteelektronik ein erstes UND-Gatter AND1.
Diesem wird einerseits die vom ersten Schieberegister SR1 ausgelesene
Stationsadresse, andererseits das vom Bus BUS aufgenommene Signal
zugeführt. Solange das gesendete Adresssignal und das vom Bus BUS
aufgenommene Signal identisch ist, gibt das erste UND-Gatter AND1 kein
Ausgangssignal ab.
Entdeckt das erste UND-Gatter AND1 jedoch eine Ungleichheit der beiden
Signale, so gibt es einen Ausgangsimpuls an den S-Eingang eines RS-
Flipflops FF. An dessen Ausgang Q erscheint dann ein definiertes Stopp-
Signal.
Wie Fig. 1 zeigt, wird der vom Synchrondetektor SyncD erzeugte
Stationstakt mit der Frequenz tf den Takteingängen cl der beiden
Schieberegister SR1, SR2 zugeführt. Dem Takteingang des ersten
Schieberegisters SR1 ist jedoch ein zweites UND-Gatter AND2
vorgeschaltet. Diesem wird einerseits der Systemtakt, andererseits das
Stopp-Signal vom Ausgang des RS-Flipflops FF zugeführt. Solange kein
Stopp-Signal auftritt, kann der Stationstakt das zweite UND-Gatter AND2
ungehindert passieren. Sobald jedoch ein Stopp-Signal auftritt, wird das
zweite UND-Gatter AND2 gesperrt, so dass das erste Schieberegister SR1
das Auslesen der Stationsadresse unterbricht.
Auf diese Weise ist sichergestellt, dass letztlich nur noch eine aktive Station
Daten auf den Bus BUS sendet. Dabei handelt es sich im vorliegenden
Beispiel um die Station mit der niedrigsten Adresse, d. h. der höchsten
Priorität.
Fig. 2 zeigt beispielhaft ein Datentelegramm, wie es für den Datenverkehr
über den Zweidraht-Bus BUS benutzt werden kann. Man erkennt zunächst
den Startpuls P1, der zum Zeitpunkt ts ausgelöst wird. Nach einer
definierten Zeitspanne beginnt zum Zeitpunkt ta die Übertragung der
Adressen SAx aller am Bus BUS angeschlossenen Stationen, die etwas zu
sagen haben. Zum Zeitpunkt te hat die Station mit der höchsten Priorität
die Übertragung ihrer Adresse abgeschlossen. Nach einer weiteren Pause
überträgt die aktive Station beispielsweise ein Typensignal Tx, nach einer
weiteren definierten Pause eine Empfängeradresse EAx und nach einer
weiteren definierten Pause ihr Datenpaket DATAx. Hat die empfangene
Station alles richtig verstanden, so sendet sie ein Empfängerquittungssignal
EQx. Dieses Signal versetzt die sendende Station vom aktiven in den
inaktiven Zustand. Nach einer weiteren Pause P2 beginnt der beschriebene
Vorgang zwischen zwei anderen Stationen von neuem.
Fig. 3 zeigt beispielhaft die Datenübertragung der Adressen SA1, SA2, SA3
von drei Stationen St1, St2, St3. Zunächst gibt das zentrale
Versorgungsgerät NG zum Zeitpunkt ts den Startpuls P1 auf den Bus. Nach
einer definierten Zeitspanne beginnen alle drei Stationen St1, St2, St3
gleichzeitig ihre Adresse bitweise und taktgesteuert auf den Bus BUS zu
senden. Dieser Vorgang dauert so lange, wie die Adressen identisch sind.
Zum Zeitpunkt t1 hat die Station St1 eine logische "1" gesendet, die
Stationen St2 und St3 eine logische "0". Deren Kurzschlussschalter S haben
den Bus BUS kurzgeschlossen, so dass die Station ST1 eine "0" empfängt.
Wegen dieser Abweichung stoppt die erste Station St1 die weitere
Aussendung ihrer Adresse SA1. Der Empfangsvorgang jedoch läuft weiter.
Zum Zeitpunkt t2 hat auch die zweite Station St2 eine Abweichung der
Adressen bemerkt. Sie stoppt daher zu diesem Zeitpunkt die weitere
Aussendung ihrer Adresse SA2, setzt jedoch den Empfang der Bus-Signale
fort.
Aufgrund der niedrigeren Adresse und der damit regelmäßig verbundenen
höheren Priorität hat sich die Station St3 durchgesetzt. Sie vollendet die
Übertragung ihrer Adresse SA3, was zum Zeitpunkt te abgeschlossen ist.
Daran schließt sich die Übertragung der anhand der Fig. 2 erläuterten
weiteren Datenpakete an.
Claims (12)
1. Verfahren zum Sicherstellen eines geregelten Datentransfers auf einem
Zweidraht-Bus mit einer beliebigen Anzahl von Stationen (St1, St2, St3)
als Sensoren und/oder Aktoren,
gekennzeichnet durch die Merkmale:
- - von einem zentralen Bus-Versorgungsgerät (NG) wird ein Startpuls (P1) auf den Bus (BUS) gegeben,
- - eine definierte Zeitspanne danach senden alle Stationen (St1, St2, St3), die eine Nachricht zu senden haben, ihre Adresse (SA1, SA2, SA3) bitweise auf den Bus (BUS), indem sie in Abhängigkeit von der Adresse (SA1, SA2, SA3) mit einem Schalter (S) den Bus (BUS) kurzschließen,
- - alle am Bus (BUS) angeschlossenen Stationen (St1, St2, St3) nehmen das Bus-Signal auf,
- - eine Auswerteelektronik vergleicht die gesendete Adresse (SA1, SA2, SA3) und das vom Bus (BUS) aufgenommene Signal bitweise und stoppt bei einer Ungleichheit das Weitersenden der eigenen Adresse (SA1, SA2),
- - alle Stationen (St1, St2) nehmen die weiteren Bus-Signale (SA3, T3, EA3, DATA3) auf und werten sie aus.
2. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal:
- - das Senden der Adresse (Sax) und der weiteren Daten (SAx, Tx, EAx, DATAx) erfolgt mittels eines ersten Schieberegisters (SR1).
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch das Merkmal:
- - das Aufnehmen des Bus-Signals erfolgt mittels eines zweite Schieberegisters (SR2).
4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die
Merkmale:
- - im ersten Schieberegister (SR1) werden die Daten von parallel in seriell,
- - im zweiten Schieberegister (SR2) von seriell in parallel gewandelt.
5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch das
Merkmal:
- - zum Erzeugen des Startpulses (P1) wird der Spannungspegel auf dem Bus (BUS) für eine definierte Zeitspanne abgesenkt.
6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch das
Merkmal:
- - aus den vom Bus (BUS) aufgenommenen Signalen wird deren Taktfrequenz (tf) ermittelt.
7. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch das
Merkmal:
- - die angesprochene Station (St1) sendet abschließend eine Empfängerquittung (EQ1) über den Bus (BUS).
8. Bus-System mit geregeltem Transfer von Adressen und Daten zur
Durchführung des Verfahrens nach den Ansprüchen 1 bis 7, im
wesentlichen umfassend:
eine Zentralstation (NG),
eine Zweidraht-Leitung (BUS),
daran eine beliebige Zahl von Stationen (St1, St2, St3) als Sensoren und/oder Aktoren, jeweils enthaltend
eine Spannungsversorgung (VR, C),
einen Adressspeicher,
eine Sendeelektronik für Adressen und Daten,
eine Empfangselektronik für Adressen und Daten
und eine Auswerteelektronik,
gekennzeichnet durch die Merkmale:
und einen Schalter (S), der in Abhängigkeit vom Adresssignal (SA1, SA2, SA3) den Bus (BUS) kurschließt,
ein erstes UND-Gatter (AND1), dem einerseits die vom Bus (BUS) aufgenommenen Signale, andererseits die eigene Adresse der Station (St1, St2, St3) zugeführt werden,
ein RS-Flipflop (FF), dessen S-Eingang mit dem Ausgang des ersten UND-Gatters (AND1) und dessen R-Eingang mit dem Ausgang des Synchrondetektors (SyncD) verbunden ist zum Erzeugen eines Stoppsignals am Ausgang,
und ein zweites UND-Gatter (AND2), dem einerseits der Stationstakt (clock), andererseits das Stopp-Signal zugeführt wird und dessen Ausgang auf den Takt-Eingang (cl) des ersten Schieberegisters (SR1) geführt ist.
eine Zentralstation (NG),
eine Zweidraht-Leitung (BUS),
daran eine beliebige Zahl von Stationen (St1, St2, St3) als Sensoren und/oder Aktoren, jeweils enthaltend
eine Spannungsversorgung (VR, C),
einen Adressspeicher,
eine Sendeelektronik für Adressen und Daten,
eine Empfangselektronik für Adressen und Daten
und eine Auswerteelektronik,
gekennzeichnet durch die Merkmale:
- - die Zentralstation (NG) enthält eine Einrichtung (SS), die einen Startimpuls (P1) auf den Bus (BUS) gibt,
- - die Sendeelektronik enthält
und einen Schalter (S), der in Abhängigkeit vom Adresssignal (SA1, SA2, SA3) den Bus (BUS) kurschließt,
- - die Empfangselektronik enthält ein zweites taktgesteuertes Schieberegister (SR2), welches die auf dem Bus (BUS) liegenden Signale seriell einliest,
- - die Auswerteelektronik enthält
ein erstes UND-Gatter (AND1), dem einerseits die vom Bus (BUS) aufgenommenen Signale, andererseits die eigene Adresse der Station (St1, St2, St3) zugeführt werden,
ein RS-Flipflop (FF), dessen S-Eingang mit dem Ausgang des ersten UND-Gatters (AND1) und dessen R-Eingang mit dem Ausgang des Synchrondetektors (SyncD) verbunden ist zum Erzeugen eines Stoppsignals am Ausgang,
und ein zweites UND-Gatter (AND2), dem einerseits der Stationstakt (clock), andererseits das Stopp-Signal zugeführt wird und dessen Ausgang auf den Takt-Eingang (cl) des ersten Schieberegisters (SR1) geführt ist.
9. Bus-System nach Anspruch 8, gekennzeichnet durch das Merkmal:
- - ein Spannungsregler (VR) erzeugt die Betriebsspannung (Vb) der Station (St1, St2) aus der Spannung auf dem Bus (BUS).
10. Bus-System nach Anspruch 9, gekennzeichnet durch das Merkmal:
- - eine Diode (D) entkoppelt den Spannungsregler (VR) vom Bus (BUS).
11. Bus-System nach einem der Ansprüche 8 bis 10, gekennzeichnet durch
das Merkmal:
- - der den Bus (BUS) kurzschließende Schalter (S) ist ein Transistor.
12. Bus-System nach einem der Ansprüche 8 bis 11, gekennzeichnet durch
das Merkmal:
- - dem zentralen Versorgungsgerät (NG) ist ein Schalter (SS) zugeordnet, mit dessen Hilfe das Spannungspotential auf dem Bus (BUS) steuerbar ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001106846 DE10106846A1 (de) | 2001-02-14 | 2001-02-14 | Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus |
AU2002250892A AU2002250892A1 (en) | 2001-02-14 | 2002-02-06 | Method and device for ensuring a regulated data transfer on a two-wire bus |
PCT/EP2002/001204 WO2002065699A2 (de) | 2001-02-14 | 2002-02-06 | Verfahren und vorrichtung zum sicherstellen eines geregelten datentransfers auf einem zweidraht-bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001106846 DE10106846A1 (de) | 2001-02-14 | 2001-02-14 | Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10106846A1 true DE10106846A1 (de) | 2002-09-05 |
Family
ID=7674015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001106846 Withdrawn DE10106846A1 (de) | 2001-02-14 | 2001-02-14 | Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus |
Country Status (3)
Country | Link |
---|---|
AU (1) | AU2002250892A1 (de) |
DE (1) | DE10106846A1 (de) |
WO (1) | WO2002065699A2 (de) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4745596A (en) * | 1985-07-16 | 1988-05-17 | Honda Giken Kogyo Kabushiki Kaisha | Multiplex communication system |
NL8700736A (nl) * | 1987-03-30 | 1988-10-17 | Philips Nv | Een-kanaalsbussysteem voor meermeester gebruik, met bitcelsynchronisatie, en meesterstation voorzien van een bitcelsynchronisatie-element daarvoor. |
KR19980082163A (ko) * | 1995-07-25 | 1998-12-05 | 조진영 | 동적 통신 속도를 갖는 멀티드롭 통신 네트워크 및 제어 방법 |
DE19809726A1 (de) * | 1998-03-06 | 1999-09-09 | Sgs Thomson Microelectronics | Interface für einen Datenknoten eines Datennetzes |
-
2001
- 2001-02-14 DE DE2001106846 patent/DE10106846A1/de not_active Withdrawn
-
2002
- 2002-02-06 AU AU2002250892A patent/AU2002250892A1/en not_active Abandoned
- 2002-02-06 WO PCT/EP2002/001204 patent/WO2002065699A2/de not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
WO2002065699A3 (de) | 2002-11-14 |
WO2002065699A2 (de) | 2002-08-22 |
AU2002250892A1 (en) | 2002-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008031498B4 (de) | Taktbestimmung eines Sensors | |
DE69116249T2 (de) | Wiederholer | |
EP0489944B1 (de) | Master-Slave-Datenübertragungsverfahren mit flexiblem Eindraht-Bus | |
DE3428588C2 (de) | Anlage zum Nachrichtenverkehr im Zeitmultiplex zwischen einer Hauptstation und einer Nebenstation | |
DE19649258C2 (de) | Bussystem und Verfahren zur Datenübertragung | |
AT410875B (de) | Verfahren und anlage zur übertragung von daten | |
DE2165667A1 (de) | Zeitmultiplex Übertragungseinrichtung | |
DE102008062865A1 (de) | Serial-Peripheral-Interface-Schnittstelle mit verminderter Verbindungsleitungsanzahl | |
DE3789728T2 (de) | Serieller Datenbus für verschiedene Betriebsarten (SCI, SPI und gepufferte SPI) und Verfahren für serielle Peripherieschnittstelle in einem seriellen Datenbus. | |
DE102017130933B3 (de) | Flankenbasierte Kommunikation mit einer Vielzahl von Slave-Vorrichtungen unter Verwendung von Timern | |
DE19750317A1 (de) | Empfangsschaltung für ein CAN-System | |
EP3970324A1 (de) | Sende-/empfangseinrichtung und kommunikationssteuereinrichtung für eine teilnehmerstation eines seriellen bussystems und verfahren zur kommunikation in einem seriellen bussystem | |
EP0150540B1 (de) | Verfahren zur Datenübertragung, sowie Station zur Durchführung des Verfahrens | |
DE2339392C3 (de) | Verfahren zum Aufrufen von Außenstationen durch eine Zentralstation und SHALTUNGSANORDNUNG ZUR Durchführung dieses Verfahrens | |
DE19705365A1 (de) | Vorrichtung zur zeitmultiplexen Übertragung von Informationen | |
EP3665874B1 (de) | Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen | |
DE102008064747B3 (de) | Taktbestimmung eines Sensors | |
DE10106846A1 (de) | Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus | |
EP2534582B1 (de) | Neuartige schaltung und methode zur kommunikation über eine einzelne leitung | |
AT401127B (de) | Kontaktloses datenübertragungssystem | |
DE3921411A1 (de) | Verfahren und vorrichtung zur uebermittlung binaerer nachrichten ueber einen seriellen nachrichtenbus | |
DE102006047142A1 (de) | Schaltung und Verfahren zur Signalisierung an einer SPI-Schnittstelle | |
DE69300379T2 (de) | Vorrichtung zum Anschluss eines Terminals an einen Übertragungskanal. | |
DE19634099C2 (de) | Verfahren zur bidirektionalen Datenübertragung | |
DE19752292C2 (de) | Mastereinheit für ein Bussystem zur Datenübertragung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |