DE10104052A1 - Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen - Google Patents

Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen

Info

Publication number
DE10104052A1
DE10104052A1 DE2001104052 DE10104052A DE10104052A1 DE 10104052 A1 DE10104052 A1 DE 10104052A1 DE 2001104052 DE2001104052 DE 2001104052 DE 10104052 A DE10104052 A DE 10104052A DE 10104052 A1 DE10104052 A1 DE 10104052A1
Authority
DE
Germany
Prior art keywords
support
base body
recess
substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2001104052
Other languages
English (en)
Inventor
Christoph Ryzlewicz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE2001104052 priority Critical patent/DE10104052A1/de
Publication of DE10104052A1 publication Critical patent/DE10104052A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Abstract

Die vorliegende Erfindung betrifft eine Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen. Die Auflage besteht aus einem Grundkörper, der an einer Oberseite zumindest eine Auflagefläche für ein Substrat aufweist, die eine Vertiefung im Grundkörper umschließt. Die Verteifung ist derart dimensioniert, dass eine aufgebrachtes Substrat nur an seinem Rand auf der Auflagefläche aufliegt und mit der Vertiefung einen Hohlraum geringer Tiefe bildet, in dem die Bedingungen für die Zündung eines parasitären Plasmas während der Durchführung der Einseiten-Plasma-Prozesse nicht erreicht werden. DOLLAR A Mit dem Einsatz der Auflage bei Einseiten-Plasma-Prozessen werden die Gefahr einer Kontaktkontamination des Substrates sowie der nachfolgende Reinigungsaufwand erheblich verringert.

Description

Technisches Anwendungsgebiet
Die vorliegende Erfindung betrifft eine Auflage für Halbleitersubstrate, insbesondere Wafer, zur Verwendung bei Einseiten-Plasma-Prozessen, aus einem Grundkörper, der an einer Oberseite zumindest eine Auflagefläche für zumindest ein Substrat aufweist.
Einseiten-Plasma-Prozesse werden vor allem zur Plasma-Ätzung, Plasma-Abscheidung und Plasma-Reinigung von Halbleitersubstraten oder Wafern eingesetzt. Die Wafer werden bei diesen Prozessen nur auf einer Seite prozessiert, während die andere Seite zur Vermeidung von Kontaminationen sowie der Schädigung durch den Plasmaprozess geschützt werden muss. Speziell bei den größeren Wafern werden zur Durchführung der Einseiten- Plasma-Prozesse bevorzugt Einscheiben-Plasmaanlagen eingesetzt.
Stand der Technik
Neben den überwiegend anisotropen strukturierenden Prozessen gibt es auch vergleichsweise unkritische Prozesse und erweiterte Reinigungsprozesse, die als Einseiten-Plasma-Prozesse durchgeführt werden. Bei den Reinigungsprozessen ist beabsichtigt, dünne Schichten, Hilfsschichten und Verschmutzungen, die als Fehler­ quelle für spätere Prozessierungsschritte auftreten können, durch den Plasma-Prozess von der Oberfläche des Halbleitersubstrates zu entfernen.
Bei bekannten Einseiten-Plasma-Prozessen werden hierfür Waferauflagen eingesetzt, auf denen das Halbleitersubstrat groß- oder ganzflächig aufliegt. So finden sehr häufig so genannte elektrostatische Chucks Verwendung, auf denen das Halbleitersubstrat mit seiner gesamten Unterseite aufliegt und durch elektrostatische Anziehung gehalten wird (Waferclamping). Durch diesen vollflächigen Kontakt soll insbesondere die Rückseite des Substrates vor dem Plasma-Prozess geschützt werden.
Auf der anderen Seite erhöht jedoch ein derartiger Kontakt wiederum die Gefahr einer Kontamination der Unterseite des Halbleitersubstrates durch die Wafer­ auflage. In vielen Fällen wird diese Unterseite daher vor dem Einbringen in die Plasma-Anlage zusätzlich mit einem Schutzlack versehen. Diese Maßnahme erfordert jedoch einen nachgeschalteten Prozess, bei dem der Schutzlack wieder entfernt wird.
Auch ohne Einsatz eines Schutzlackes sind bei den typischen Einseiten-Plasma-Verfahren zusätzliche Reinigungsschritte erforderlich, insbesondere wenn die Bauelemente tragende Seite des Halbleitersubstrates durch die Kontaktkontamination betroffen ist.
Aus der DE 198 21 237 ist eine Waferauflage für einen anderen Anwendungsbereich, einen RTP-Prozess (RTP = Rapid Thermal Processing), bekannt, bei der der Wafer nur an seinem Rand auf einem ringförmig ausgebildeten Grundkörper aufliegt. Durch diese Ausgestaltung der Waferauflage wird ein schneller Temperaturwechsel im Prozessraum ermöglicht, ohne eine große Masse der Waferauflage mit Aufheizen zu müssen. Eine derartige Problematik tritt bei Einseiten-Plasma-Prozessen nicht auf. Zudem ist der Wafer bei dieser Waferauflage von beiden Seiten beinahe uneingeschränkt zugänglich, so dass er sich für Einseiten-Plasma-Prozesse aus den oben angegebenen Gründen nicht eignet.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Auflage für Halbleitersubstrate bereitzu­ stellen, die den Reinigungsaufwand und die Gefahr von Kontaminationen bei der Durchführung von Einseiten- Plasma-Prozessen vermindert.
Darstellung der Erfindung
Die Aufgabe wird mit der Auflage gemäß Patent­ anspruch 1 bzw. der Verwendung gemäß Patentanspruch 6 gelöst. Vorteilhafte Ausgestaltungen der Auflage bzw. Ausführungsvarianten der Anwendung dieser Auflage sind Gegenstand der Unteransprüche.
Die vorliegende Auflage für Halbleitersubstrate, insbesondere Wafer, besteht aus einem Grundkörper, der an einer Oberseite zumindest eine schmale Auflagefläche für zumindest ein Substrat aufweist. Die Auflagefläche umschließt eine Vertiefung im Grundkörper vorzugsweise vollständig, die derart dimensioniert ist, dass ein aufgebrachtes Substrat nur an seinem Rand auf der Auflagefläche aufliegt und mit der Vertiefung einen Hohlraum geringer Tiefe bildet, in dem die Bedingungen für die Zündung eines parasitären Plasmas während der Durchführung der Einseiten-Plasma-Prozesse nicht erreicht werden.
Der Grundkörper kann hierbei beispielsweise aus einem planparallelen Substratkörper mit in der Oberfläche eingebrachter Vertiefung oder mit einer als Erhebung an der Oberfläche ausgebildeten Auflagefläche, durch die die Vertiefung hervorgerufen wird, bestehen.
Durch Auflegen des zumindest einen Substrates auf die Auflagefläche kann dessen Oberseite dem Plasma- Prozess unterzogen werden, während dessen Unterseite durch den Grundkörper der Auflage geschützt wird. Das Substrat liegt hierbei nur an einem schmalen Rand auf der Auflage auf, während die Restfläche, d. h. nahezu die gesamte Unterseite des Substrates über der Vertiefung liegt. Hierdurch wird der durch die Vertiefung und die Unterseite des Substrates gebildete Hohlraum nahezu vollständig, jedoch nicht dichtend, abgeschlossen. Die Tiefe dieses Hohlraums, d. h. der Abstand der Unterseite des horizontal aufgelegten Substrates zum Boden der Vertiefung wird so gering gewählt, dass das Volumen des Hohlraums nicht aus­ reicht, um unter den gegebenen Prozessbedingungen, d. h. insbesondere dem Prozessgasdruck, die Zündung eines parasitären Plasmas im Hohlraum während des Plasma- Prozesses zu ermöglichen.
Es versteht sich von selbst, dass die laterale Dimensionierung, d. h. der Durchmesser, der Vertiefung sowie der Auflageflächen an die Größe der zu prozes­ sierenden Substrate angepasst sein müssen. Insbesondere bei Einsatz der vorliegenden Auflage für Wafer, die bekannterweise nur in ganz bestimmten Größen bereit­ gestellt werden, ist für jede dieser Größen eine andere laterale Dimension der Vertiefung erforderlich. Vorzugsweise liegen die Substrate, insbesondere die Wafer, nur mit einem schmalen Rand auf der Auflage bzw. deren Auflageflächen auf, der ≦ 1 mm beträgt. Als Höhe bzw. Tiefe der Vertiefung, ausgehend von der Auflagefläche des Substrates, ist bei gängigen Plasma- Prozessen ein Wert von ≦ 200 µm praktikabel.
Mit der vorliegenden Auflage bzw. dem vorliegenden Träger wird die mechanische Kontaktfläche zum auf­ liegenden Halbleitersubstrat sehr gering gehalten bzw. minimiert, so dass eine Kontaktkontamination der aufliegenden Seite des Halbleitersubstrates, die in der vorliegenden Anmeldung unabhängig von Vorder- oder Rückseite willkürlich als Unterseite des Substrates bezeichnet wird, in größerem Umfang vermieden wird. Auf der anderen Seite wird die aufliegende Unterseite durch die Auflage geschützt und insbesondere beim bestim­ mungsgemäßen Einsatz bei Einseiten-Plasma-Prozessen nicht vom Plasma angegriffen. Es versteht sich von selbst, dass die vorliegende Auflage nur bei Plasma- Prozessen einsetzbar ist, bei denen kein direkter vollflächiger Kontakt des Substrates zu einer Elektrode erforderlich ist.
Mit der vorliegenden Erfindung wird somit eine Auflage für Halbleitersubstrate bei Einseiten-Plasma- Prozessen bereitgestellt, der lediglich eine minimale Berührungsfläche mit dem aufliegenden Substrat auf­ weist, die auf den äußersten Rand des Substrates beschränkt ist. Andererseits ist das Restgasvolumen unter dem Substrat so ausgebildet, dass ein parasitäres Plasma vermieden wird. Beide Maßnahmen vermeiden oder vermindern einen zusätzlichen Reinigungsaufwand zur Entfernung von Kontaminationen oder zur Entfernung eines Schutzlackes, der bei der vorliegenden Substrat­ auflage zum Schutz des Substrates nicht erforderlich ist.
Die Vertiefung im Grundkörper der Auflage wird so ausgebildet, dass sie die Auflage des Substrates nur am Scheibenrand erzwingt. Vorzugsweise weist die Ver­ tiefung hierfür eine schräge Seitenwandung auf, die unter einem Winkel von ≦ 60°, vorzugsweise im Bereich von 45°, zur Bodenfläche der Vertiefung ansteigt. Der oberste Rand dieser Vertiefung hat hierbei einen größeren, der unterste Rand - an der Bodenfläche - einen kleineren Durchmesser als das aufzulegende Substrat. Durch diese Ausgestaltung wird erreicht, dass das Substrat nicht flächenhaft, sondern nur mit einer umlaufenden Kante an der Seitenwandung der Vertiefung anliegt. Die Kontaktfläche ist hierbei auf ein Minimum reduziert. Bei der Dimensionierung muss hierbei zum einen die ungünstigste Durchbiegung des Substrates berücksichtigt werden, damit dieses nicht auf der Bodenfläche der Vertiefung aufliegt. Zum anderen darf der Abstand der Unterseite des Substrates zur Boden­ fläche der Vertiefung auch nicht so groß werden, dass die Bedingungen für die Zündung eines parasitären Plasmas während der Einseiten-Prozessierung der Oberseite erreicht werden.
In einer vorteilhaften Ausführungsform weist die Auflage nicht nur eine, sondern mehrere nebeneinander liegende Vertiefungen mit Auflageflächen für Substrate auf. Auf diese Weise können mehrere Substrate gleich­ zeitig auf die Auflage aufgebracht und einem Einseiten- Plasma-Prozess unterworfen werden. Dies ermöglicht es beispielsweise, in konventionellen Einscheiben-Ätzern mehrere kleinere Wafer gleichzeitig in einer Plasma- Anlage, die für einen größeren Wafer ausgelegt ist, zu ätzen. Ist der Prozess in Batch-Anlagen möglich und sinnvoll, so kann dies zu einer erheblichen Steigerung der Beladung führen. Die vorliegende Auflage bleibt nicht nur im Prozess unter den Scheiben bzw. Substraten, sondern kann auch zum Transport eingesetzt werden. Hierfür muss die Auflage selbstverständlich separat beladen werden.
Die Materialien für die vorliegende Auflage werden in Abhängigkeit von der Selektivität des jeweiligen Plasma-Prozesses gewählt, damit das Auflagematerial von diesem Prozess möglichst nicht angegriffen wird. Bei Prozessen mit erheblichen Schichtabträgen kann die Auflage auch mit einer zusätzlichen Beschichtung versehen werden. Diese Beschichtung wird vorzugsweise ganzflächig aufgebracht, kann jedoch gegebenenfalls auch innerhalb der Vertiefungen weggelassen werden. Auch die Unterseite der Auflage erhält beim Auflegen auf eine metallische Elektrode vorzugsweise eine derartige Beschichtung. Als Beschichtungen eignen sich hierbei insbesondere bekannte keramische Beschich­ tungen, die dem jeweiligen Plasma-Prozess widerstehen. Gegebenenfalls können auch einfache Metallisierungen eingesetzt werden.
Als Auflagematerial eignen sich vor allem Keramiken, halbleiterkompatible Gläser wie Quarz oder Siliziumcarbit, oder Graphit. Isolierende Materialien sind hierbei vorzuziehen, da metallische Konta­ minationen in der Regel unerwünscht sind.
Zur Herstellung der Auflage können beispielsweise bekannte mechanische Bearbeitungsverfahren eingesetzt werden. Kostengünstiger werden allerdings Ätzverfahren durchgeführt, wie beispielsweise eine einfache HF- Ätzung in Quarz zur Herstellung einer Vertiefung, die im Mittenbereich am tiefsten ist und am Rand ein günstiges Auflageprofil bildet. Die Strukturierung wird hierbei mit einer HF-resistenten Maske vorgenommen, die vorteilhaft mit einer halbleiterüblichen Fototechnik strukturiert und geätzt wird.
Auch Verfahren der Laserbearbeitung (KF bei 248 nm) sind hierfür geeignet. Sie erfordern jedoch einen erheblichen Zeitaufwand, sind allerdings wesentlich reproduzierbarer und können zudem auch eine sehr schmale Auflage-Stufe zuverlässig erzeugen.
Diese genannten Herstellungstechniken sind jedoch nur beispielhaft zu verstehen, da dem Fachmann aus dem Stand der Technik zahlreiche Verfahren geläufig sind, mit denen sich ein Grundkörper mit einer entsprechenden Vertiefung herstellen lässt.
Kurze Beschreibung der Zeichnungen
Die vorliegende Erfindung wird nachfolgend anhand von Ausführungsbeispielen in Verbindung mit den Figuren ohne Beschränkung des allgemeinen Erfindungsgedankens nochmals kurz erläutert. Hierbei zeigen:
Fig. 1 ein Beispiel für eine Auflage gemäß der vorliegenden Erfindung in Draufsicht;
Fig. 2 ein Beispiel für ein bevorzugtes Tiefen­ profil einer Vertiefung in der Auflage der vorliegenden Erfindung;
Fig. 3 eine Schnittansicht einer Auflage mit aufliegendem Wafer;
Fig. 4 in Schnittansicht ein weiteres Beispiel für eine Ausführungsform der vorliegen­ den Auflage; und
Fig. 5 in Schnittansicht ein weiteres Beispiel für eine Ausführungsform der vorliegen­ den Auflage.
Wege zur Ausführung der Erfindung
Fig. 1 zeigt in Draufsicht ein mögliches Design für eine Auflage gemäß der vorliegenden Erfindung, die zur Aufnahme von sieben SiC-Wafern ausgebildet ist. In der Darstellung ist hierbei der Grundkörper 1 mit den entsprechenden Vertiefungen 3 für die Wafer zu erkennen. Die Auflageflächen für die Wafer liegen bei diesem Beispiel an den Seitenwandungen der Ver­ tiefungen, wie dies in den beiden nachfolgenden Figuren zu erkennen ist. Mit einer derartigen Ausgestaltung lässt sich beispielsweise eine Einseiten-Ätzung von 2" Wafern in einem 200 mm Single-Wafer-Ätzer ohne Umbau dieser Plasmaanlage durchführen.
Fig. 2 zeigt ein Tiefenprofil einer Vertiefung einer erfindungsgemäßen Auflage, wie sie idealerweise ausgebildet ist. Diese Vertiefung kann beispielsweise durch einen Ätzprozess in einem Quarzsubstrat erzeugt werden. Die Bodenfläche 3a der Vertiefung 3 ist hierbei annähernd eben ausgeführt und wird von der Seiten­ wandung 3b begrenzt. Diese Seitenwandung 3b verläuft in diesem Beispiel unter einem Winkel von etwa 45° zur Bodenfläche 3a. Der Durchmesser der Vertiefung 3 ist derart dimensioniert, dass der Wafer an der mit dem Pfeil angedeuteten Stelle an der Seitenwandung 3b aufliegt. Durch eine derartige Ausgestaltung wird ein minimaler Auflagekontakt ermöglicht, da der Wafer nur mit seiner umlaufenden Kante mit der Auflage in Kontakt kommt.
Fig. 3 zeigt eine Auflage mit einer Vertiefung 3, die ein gemäß Fig. 2 ausgebildetes Tiefenprofil aufweist. In der Figur ist weiterhin (nicht maß­ stabsgetreu) ein auf der Auflage aufliegender Wafer 5 zu erkennen.
Die Fig. 4 und 5 zeigen schließlich zwei weitere Ausführungsbeispiele einer Auflage gemäß der vorliegenden Erfindung. Bei der Ausgestaltung der Fig. 4 liegt der Wafer 5 mit seinem äußersten Rand auf einer schmalen Auflagefläche 2 auf, die in der Oberfläche des Grundkörpers 1 der Auflage am Rand der Vertiefung 3 ausgebildet ist.
Bei der Ausgestaltung der Fig. 5 ist die Auflagefläche 2 in Form einer Erhebung am Grundkörper 1 ausgebildet, durch die die Vertiefung 3 erzeugt wird. Auch hier hat der Wafer 5 nur eine sehr geringe Berührungsfläche zur Auflage.
Der durch die Unterseite des Wafers 5 und die Vertiefung 3 gebildete Hohlraum 4 hat bei allen Ausführungsformen eine derart geringe Höhe, dass die Bedingungen für die Zündung eines parasitären Plasmas in diesem Hohlraum während der Durchführung der Einseiten-Plasma-Prozesse nicht erreicht werden.
Mit der vorgestellten Auflage ist es möglich, die Einseiten-Plasma-Ätzung derart einzusetzen, dass dabei Schädigungen der nicht geätzten Gegenseite bereits aufgrund der konstruktiven Ausgestaltung der Auflage ausgeschlossen werden können. Damit bietet sich der Einsatz der Plasmaätzung über nass-chemische Verfahren hinaus zur Beseitigung von Schichten oder Schäden in Halbleitersubstraten auf einer Seite an, oder nach­ einander in getrennten Prozessen auf der Vorder- und der Rückseite. Das gilt neben bestimmten Strukturie­ rungsprozessen selbstverständlich auch für großflächig abgeschiedene Schichten bei Verwendung isotroper Plasma-Prozesse. Es entfallen somit nachteilige nach­ geschaltete Prozesse wie beispielsweise Lackentfernen, die bisher zur Vermeidung von Qualitätseinbußen bei den bekannten Waferauflagen für Einseiten-Plasma-Prozesse erforderlich sind. Derartige nachgeschaltete Reini­ gungsprozesse, die neben dem zusätzlichen Fertigungs­ aufwand auch oft mit geringer Effektivität verbunden sind, können bei Einsatz der vorliegenden Substrat­ auflage vermieden werden.
Durch die vorliegende Auflage öffnet sich damit auch die Anwendung von Einseiten-Plasma-Prozessen zur Oberflächen-Reinigung von Halbleitersubstraten, die bisher aufgrund der damit verbundenen zusätzlichen Kontaminationsgefahren, die weitere Reinigungsprozesse nach sich ziehen, nicht wirtschaftlich erschien.
BEZUGSZEICHENLISTE
1
Grundkörper
2
Auflagefläche
3
Vertiefung
3
a Bodenfläche der Vertiefung
3
b Seitenwandung der Vertiefung
4
Hohlraum
5
Substrat bzw. Wafer
6
Rand des Wafers bzw. des Substrates
Δ Ätztiefe

Claims (8)

1. Auflage für Halbleitersubstrate, insbesondere Wafer, als Auflage für Einseiten-Plasmaprozesse, aus einem Grundkörper (1), der an einer Oberseite zumindest eine Auflagefläche (2) für zumindest ein Substrat (5) aufweist, dadurch gekennzeichnet, dass die Auflagefläche (2) eine Vertiefung (3) im Grundkörper (1) umschließt, die derart dimen­ sioniert ist, dass ein aufgebrachtes Substrat (5) nur an seinem Rand (6) auf der Auflagefläche (2) aufliegt und mit der Vertiefung (3) einen Hohlraum (4) geringer Tiefe bildet, in dem die Bedingungen für die Zündung eines parasitären Plasmas während der Durchführung der Einseiten-Plasmaprozesse nicht erreicht werden.
2. Auflage nach Anspruch 1, dadurch gekennzeichnet, dass die Vertiefung (3) ausgehend von der Auflage­ fläche (2) eine Tiefe von ≦ 200 µm aufweist.
3. Auflage nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Auflagefläche (2) und die Vertiefung (3) derart ausgebildet sind, dass das Substrat (5) nur mit einer Randbreite von ≦ 1 mm aufliegt.
4. Auflage nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Vertiefung (3) eine zumindest annähernd ebene Bodenfläche (3a) und eine Seitenwandung (3b) aufweist, die unter einem Winkel von ≦ 60° zur Bodenfläche (3a) ansteigt, wobei die Auflagefläche (2) durch einen Abschnitt der Seitenwandung (3b) gebildet wird.
5. Auflage nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass mehrere Auflageflächen (2), die jeweils eine gemäß einem oder mehreren der vorangehenden Patentansprüche dimensionierte Vertiefung (3) im Grundkörper (1) umschließen, für die gleichzeitige Auflage mehrerer Substrate (5) nebeneinander vorgesehen sind.
6. Verwendung einer Auflage nach einem der vorangehenden Ansprüche als Substrat- oder Wafer- Auflage bei Einseiten-Plasmaprozessen.
7. Verwendung nach Anspruch 6 zur Plasma-Reinigung von Halbleitersubstraten bzw. Wafern.
8. Verwendung nach Anspruch 6 oder 7 in Verbindung mit einer Auflage gemäß Anspruch 5 zur Prozessierung mehrerer Halbleitersubstrate bzw. Wafer in einer Einscheiben-Plasmaanlage.
DE2001104052 2001-01-31 2001-01-31 Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen Ceased DE10104052A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001104052 DE10104052A1 (de) 2001-01-31 2001-01-31 Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001104052 DE10104052A1 (de) 2001-01-31 2001-01-31 Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen

Publications (1)

Publication Number Publication Date
DE10104052A1 true DE10104052A1 (de) 2002-08-22

Family

ID=7672174

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001104052 Ceased DE10104052A1 (de) 2001-01-31 2001-01-31 Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen

Country Status (1)

Country Link
DE (1) DE10104052A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3943360A1 (de) * 1989-01-13 1990-07-19 Toshiba Ceramics Co Aufnehmer
DE19606226A1 (de) * 1995-07-21 1997-01-23 Mitsubishi Electric Corp Dampfphasen-Wachstumsvorrichtung und Verbindungshalbleitervorrichtung, die durch diese hergestellt wird
DE19649508A1 (de) * 1995-12-14 1997-06-19 Cvd Inc Halter für Halbleiterplatten
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
EP0840358A2 (de) * 1996-11-05 1998-05-06 Applied Materials, Inc. Geneigter Träger für ein Substrat

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3943360A1 (de) * 1989-01-13 1990-07-19 Toshiba Ceramics Co Aufnehmer
DE19606226A1 (de) * 1995-07-21 1997-01-23 Mitsubishi Electric Corp Dampfphasen-Wachstumsvorrichtung und Verbindungshalbleitervorrichtung, die durch diese hergestellt wird
DE19649508A1 (de) * 1995-12-14 1997-06-19 Cvd Inc Halter für Halbleiterplatten
DE19630932A1 (de) * 1996-07-31 1998-02-05 Wacker Siltronic Halbleitermat Träger für eine Halbleiterscheibe und Verwendung des Trägers
EP0840358A2 (de) * 1996-11-05 1998-05-06 Applied Materials, Inc. Geneigter Träger für ein Substrat

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 02312223 A. In: Pat. Abstr. of Japan *
JP 07086385 A. In: Pat. Abstr. of Japan *

Similar Documents

Publication Publication Date Title
EP1604384B1 (de) Anlage zur bearbeitung eines substrats
DE69909893T2 (de) Werkzeug für eine kontaktfreie Halterung von plattenförmigen Substraten
DE19859467C2 (de) Substrathalter
DE19622015A1 (de) Verfahren zum Ätzen von Zerstörungszonen an einem Halbleitersubstratrand sowie Ätzanlage
DE102006030266A1 (de) Verringern der Kontamination von Halbleitersubstraten während der Metallisierungsbearbeitung durch Bereitstellen einer Schutzschicht am Substratrand
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE102006056598B4 (de) Verfahren zur Herstellung eines Transistorbauelements für eine integrierte Schaltung
DE102017223555A1 (de) Herstellungsverfahren für eine Halbleiterpackung
DE102013221788B4 (de) Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE3607844A1 (de) Verfahren und vorrichtung zur herstellung von vertiefungen und/oder ausnehmungen mit abgeschraegten aussenkanten an der oberflaeche von werkstuecken aus halbleitendem material und/oder daran aufgebrachten duennen schichten durch aetzen
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE102018211608A1 (de) Elektrostatische Einspannung
EP3178109B1 (de) Substratträger
DE2901968A1 (de) Verfahren zur positionierung und planisierung eines substrats
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE10104052A1 (de) Auflage für Halbleitersubstrate bei Einseiten-Plasma-Prozessen
DE19604405C2 (de) Verfahren zum Vereinzeln von in einem Körper enthaltenen elektronischen Elementen
DE10203146A1 (de) Einspannfutteranordnung eines Ätzgerätes zum Verhindern von Nebenprodukten
DE10296931T5 (de) Plasmabehandlungseinrichtung, Plasmabehandlungsverfahren, und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016219811B4 (de) Waferbearbeitungsverfahren
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE102011107598B4 (de) Mobiler Halter für wenigstens einen Wafer und Herstellungsverfahren
EP0668609B1 (de) Verfahren zur plasmaunterstützten Rückseitenätzung einer Halbleiterscheibe bei belackungsfreier Scheibenvorderseite
DE19703059A1 (de) Vorrichtung und Verfahren zur Halterung und zum Schutz von Halbleiter-Wafern
DE10122070B4 (de) Kathodenzerstäubungskammer zum Aufbringen von Material auf der Oberfläche einer in der Kammer befindlichen Halbleiterscheibe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection