-
Die
Erfindung betrifft einen sogenannten Quasi-Peak-Detektor. Quasi-Peak-Detektoren dienen
zur Erfassung des gewichteten Spitzenwertes der Hüllkurve
eines Signals, beispielsweise einer Zwischenfrequenzstufe.
-
Der
Quasi-Peak-Detektor transformiert die Hüllkurve einer elektrischen
Störspannung
in einen Ausgangssignalpegel, der dem psycho-physikalischen Wahrnehmungsverhalten
des menschlichen Ohres bzw. des menschlichen Auges angepaßt ist. Die
Spezifikation solcher Quasi-Peak-Detektoren findet sich in "IEC CISPR 16-1/1999-10", "Specification of
Radio Disturbance and Immunity Measuring Apparatus and Methods", Part 1: "Radio Disturbance and
Immunity Measuring Apparatus".
Das menschliche Ohr bzw. das menschliche Auge nimmt Störimpulse
bei gleicher Amplitude um so störender
wahr, je höher
die Wiederholrate der Störimpulse
ist. Es ist der Zweck eines Quasi-Peak-Detektors, dieses subjektive
Wahrnehmungsverhalten des menschlichen Ohres bzw. menschlichen Auges
nachzubilden.
-
2 zeigt das Verhalten eines
Quasi-Peak-Detektors, wie es in der obengenannten Spezifikation
gefordert wird. Dargestellt ist der Pegel der eingangsseitigen Störspannung,
welcher erforderlich ist, um einen jeweils gleichen Ausgangspegel am
Ausgang des Quasi-Peak-Detektors zu erreichen, in Abhängigkeit
von der Puls-Rate (Wiederholrate) der Störspannung. Dabei ist erkennbar,
daß der Quasi-Peak-Detektor bei niedriger
Puls-Rate eine höhere
Störspannung
benötigt,
um einen bestimmten Ausgangspegel zu erreichen, als bei höherer Puls-Rate.
Anders ausgedrückt
ist der Quasi-Peak-Detektor
empfindlicher für
Störspannungen mit
höherer
Puls-Rate.
-
Quasi-Peak-Detektoren
wurden bislang in analoger Bauweise in einer Weise aufgebaut, wie dies
aus 1 hervorgeht. Dies
ist z. B. aus Application Note HP-AN 331-1 der Fa. Hewlett-Packard, Mai 1986,
bekannt. Das Eingangssignal Sin wird an einer Diode
D gleichgerichtet und über
einen Ladewiderstand R1 einem Kondensator C zugeführt. Während jeder
Halbwelle des Eingangssignals Sin wird somit der
Kondensator C über
den Ladewiderstand R1 geladen. Die Entladung des Kondensators C
erfolgt über
einen dem Kondensator C parallel geschalteten Entladewiderstand
R2. Nach dem Puffer B kann direkt ein Meßinstrument, beispielsweise
ein Dreheisenmeßinstrument,
angeschlossen werden, was hauptsächlich
in den Anfangszeiten der Quasi-Peak-Messungen in dieser Weise durchgeführt wurde.
In jüngerer
Zeit erfolgt die Auswertung der Regel elektronisch, wobei dem Puffer
B ein analoger Tiefpaß T3 nachgeschaltet wird, der das Ansprechverhalten
des Meßinstruments
nachbildet. Die Schaltung hat somit 3 Zeitkonstanten: eine Lade-Zeitkonstante τ1 =
R1·C,
eine Entladezeitkonstante τ2 = R2·C und
eine Dämpfungszeitkonstante τ3 des
Dämpfungselements
T3.
-
Bei
der analogen Realisierung eines Quasi-Peak-Detektors treten folgende
Probleme auf: für eine
exakte Messung muß die
Diode D kompensiert werden. Aufgrund der großen Entlade-Zeitkonstante τ2 muß der Kondensator
eine hohe Güte
haben, d. h. er muß die
Ladung über
eine längere
Zeit (mehrere Sekunden) ohne wesentliche Verluste halten können. Wie 2 zeigt, ist die Empfindlichkeit
des Quasi-Peak-Detektors für
unterschiedliche Frequenzbänder
in unterschiedlicher Weise vorgeschrieben, so daß für jedes Frequenzband eine andere
Schaltung eingesetzt werden muß.
Die Langzeit- und Temperatur-Stabilität ist schwierig zu erreichen.
Die Abstimmung des Detektors und die Bereichsumschaltung gestalten
sich schwierig.
-
Der
Erfindung liegt deshalb die Aufgabe zugrunde, einen Quasi-Peak-Detektor
zu schaffen, bei welchem die obigen Nachteile nicht vorhanden sind, der
insbesondere eine große
Langzeit- und Temperaturstabilität
hat, der für
jedes Frequenzband verwendet werden kann und der nicht justiert
werden muß.
-
Die
Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1 gelöst.
-
Dabei
finden ein digitales Ladefilter, das den Ladevorgang des Kondensators
nachbildet, ein digitales Entladefilter, das den Entladevorgang
des Kondensators nachbildet und ein digitales Dämpfungsfilter, welches das
Dämpfungsverhalten
des Meßinstruments
nachbildet, anstatt der in 1 dargestellten
analogen Bauteile Verwendung. Die digitale Realisierung des Quasi-Peak-Detektors
erlaubt eine Messung mit hoher Genauigkeit.
-
Die
Unteransprüche
beinhalten vorteilhafte Weiterbildungen des erfindungsgemäßen Quasi-Peak-Detektors.
-
Das
digitale Ladefilter und das digitale Entladefilter können als
IIR (Infinite Impulse Response) – Filter erster Ordnung implementiert
werden, wobei die Eingangswerte für das Entladefilter identisch
Null sind, so daß die
eingangsseitigen Koeffizienten auf Null gesetzt werden können bzw.
die eingangsseitigen Multiplizierer entfallen können.
-
Das
digitale Dämpfungsfilter
kann als IIR (Infinite Impulse Response) – Filter zweiter Ordnung ausgebildet
sein und zwei kritisch gedämpfte,
gekoppelte Tiefpässe
erster Ordnung implementieren. Dabei sind zwei Koeffizienten identisch.
-
Das
digitale Eingangsfilter kann ebenfalls als IIR (Infinite Impulse
Response) – Filter
zweiter Ordnung realisiert werden.
-
Die
Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung näher beschrieben.
In der Zeichnung zeigen:
-
1 den
grundsätzlichen
Aufbau eines Quasi-Peak-Detektors
in analoger Bauweise nach dem Stand der Technik;
-
2 ein
Diagramm zur Erläuterung
der Empfindlichkeit des Quasi-Peak-Detektors;
-
3 ein
Ausführungsbeispiel
des erfindungsgemäßen Quasi-Peak-Detektors
in einem ersten Schaltzustand;
-
4 das
in 3 dargestellte Ausführungsbeispiel des Quasi-Peak-Detektors
in einem zweiten Schaltzustand;
-
5 ein
Blockdiagramm eines Ausführungsbeispiels
eines erfindungsgemäßen Quasi-Peak-Detektors;
-
6 eine
Realisierung des Eingangsfilters des in 3 – 5 dargestellten
Ausführungsbeispiels;
-
7A eine
Realisierung des Ladefilters bzw. Entladefilters bei dem in den 3 – 5 dargestellten
Ausführungsbeispielen;
-
7B das
Ersatzschaltbild des Ladefilters;
-
7C das
Ersatzschaltbild des Entladefilters;
-
8 eine
Realisierung des Dämpfungsfilters
des in den 3 – 5 dargestellten
Ausführungsbeispiels;
-
9A ein
Störsignal
mit der Puls-Rate von 1 Hz;
-
9B das
Signal vor und nach dem Dämpfungsfilter
bei einem erfindungsgemäßen Quasi-Peak-Detektor,
bei dem in 9A dargestellten Eingangssignal;
-
10A ein Störsignal
mit der Puls-Rate von 5 Hz und
-
10B das Signal vor und nach dem Dämpfungsfilter
bei einem erfindungsgemäßen Quasi-Peak-Detektor,
bei dem in 10A dargestellten Eingangssignal.
-
3 zeigt
ein Ausführungsbeispiel
eines erfindungsgemäßen Quasi-Peak-Detektors 1.
Das Eingangssignal Sin wird einem digitalen
Eingangsfilter 2a (5) mit der Übertragungsfunktion
Hk(z) zugeführt. Am Ausgang des digitalen
Eingangsfilters 2a findet sich ein Betragsbilder 2b (5),
der den Betrag des Ausgangssignals bildet, so daß die Übertragungsfunktion des Filterblocks 2,
in welchen das Eingangsfilter 2a und der Betragsbilder 2b zusammengefaßt sind,
insgesamt lautet: Abs {Hk(z)}
-
Das
Eingangsfilter 2 ist über
ein erstes Schaltelement 3 mit einem digitalen Ladefilter 4 verbunden.
Das digitale Ladefilter 4 hat die Übertragungsfunktion H1 (z) und bildet den Ladevorgang des Kondensators
C mit der Zeitkonstante τ1 = R1·C nach.
In 3 ist der Ladezyklus des erfindungsgemäßen Quasi-Peak-Detektors 1 dargestellt.
Der Ausgang des digitalen Ladefilters 4 ist über ein
zweites Schaltelement 5 mit einem digitalen Dämpfungsfilter 6 verbunden.
Das digitale Dämpfungsfilter 6 bildet das
Dämpfungsverhalten
eines Meßinstruments
mit der Zeitkonstante τ3 nach und hat die Übertragungsfunktion H3(z). Am Ausgang des Dämpfungsfilters 6 steht
das Ausgangssignal Sout zur Verfügung. Der Endwert
des Ausgangs am Ende des Ladevorgangs wird über ein drittes Schaltelement 7 dem
digitalen Entladefilter 8 übergeben, der diesen Endwert
als Startwert für
den Entladezyklus benutzt. Der Ausgang des Entladefilters 8 ist
bei dem in 3 dargestellten Ladezyklus von
dem Dämpfungsfilter 6 durch das
Schaltelement 5 getrennt. Ferner ist ein viertes Schaltelement 9 vorgesehen, über welches
der Ausgang des Entladefilters 8 mit dem Eingang des Ladefilters 4 verbindbar
ist. Bei dem in 3 dargestellten Ladezyklus ist
dieses Schaltelement 9 jedoch geöffnet.
-
Ferner
ist eine Steuereinheit 10 vorhanden, die die Ausgangsspannung
X1 des Filters 2 mit der Eingangsspannung
X2 des Dämpfungsfilters 6 vergleicht.
Wenn die Spannung X1 größer als die Spannung X2 ist, so befindet sich die Schaltung im
Ladezyklus und die Steuereinheit 10 schaltet die Schaltelemente 3, 5, 7 und 9 in
den in 3 dargestellten Schaltzustand. Wenn die Spannung
X2 größer als
die Spannung X1 ist, so befindet sich die
Schaltung in dem Entladezyklus und die Schaltelemente 3, 5, 7 und 9 werden
in ihre in 4 dargestellte Schaltstellung
geschaltet.
-
In
der in 4 dargestellten Schaltstellung ist der Ausgang
des Filters 2 von dem. Ladefilter 4 getrennt.
Ferner ist der Ausgang des Ladefilters 4 sowohl von dem
Dämpfungsfilter 6 als
auch von dem Eingang des Entladefilters 8 getrennt und
der Eingang des Entladefilters 8 befindet sich auf Null-Potential.
Der Ausgang des Entladefilters 8 ist über das Schaltelement 5 mit
dem Eingang des Dämpfungsfilters 6 und über das
Schaltelement 9 mit dem Eingang 11 des Ladefilters 4 verbunden.
Somit wird der Endwert des Ausgangs des Entladefilters 8 am
Ende des Entladezyklusses über
das Schaltelement 9 an den Eingang des Ladefilters 4 übertragen,
so daß der
an den Entladezyklus anschließende
Ladezyklus mit diesem Startwert beginnen kann.
-
5 zeigt
ein Blockschaltbild eines erfindungsgemäßen Quasi-Peak-Detektors 1 in
einer etwas abgewandelten Darstellung. Der Eingangsfilterblock 2 ist
in das Eingangsfilter 2a und den nachgeschalteten Betragsbilder 2b aufgeteilt.
Da das Ladefilter 4 und das Entladefilter 8 im
wesentlichen in gleicher Weise implementiert werden können, sind
diese beiden Filter zu einem Filterblock 11 zusammengefaßt. Die Übernahme
des Endwerts des Ladefilters 4 als Startwert für das Entladefilter 8 und
umgekehrt die Übernahme
des Endwerts des Entladefilters 8 als Startwert für das Ladefilter 4 erfolgt
intern innerhalb des Filterblocks 11. Es ist deshalb nur
ein einziges Umschaltelement 12 am Eingang des Filterblocks 11 erforderlich.
Der Detektor 10 vergleicht auch bei diesem Ausführungsbeispiel
den Signalpegel X1 am Ausgang des Betragbilders 2b mit
dem Signalpegel X2 am Eingang des Dämpfungsfilters 6.
Wenn der Signalpegel X1 größer als
der Signalpegel X2 ist, wird der Filterblock 11 so
geschaltet, daß der
Filterblock 11 als Ladefilter 4 arbeitet. Wenn
hingegen der Signalpegel X2 größer ist
als der Signalpegel X1, so wird der Filterblock 11 so
geschaltet, daß der
Filterbock 11 als Entladefilter 8 arbeitet. Dem
Dämpfungsfilter 6 ist ein
Maximalwert-Bilder 13 nachgeschaltet, der den Maximalwert
des Ausgangssignals Sout bestimmt.
-
In
den 6 – 8 sind
mehrere Implementierungsbeispiele für die digitalen Filter 2a, 4, 8 und 6 dargestellt.
-
6 zeigt
ein Ausführungsbeispiel
für das Eingangsfilter 2a.
Es hat sich herausgestellt, daß bei der
digitalen Realisierung des Quasi-Peak-Detektors 1 sich
das in 2 dargestellte Verhalten nicht exakt erreichen
läßt, wenn
nur das Lade-RC-Glied bestehend aus R1 und C einerseits und das
Entlade-RC-Glied bestehend aus R2 und C andererseits als digitale
Tiefpässe
realisiert werden und das Dämpfungsfilter
T3 als kritisch gedämpfter Tiefpaß zweiter
Ordnung realisiert wird. Das Eingangsfilter 2 korrigiert
den Frequenzgang des Meßgeräts, um die in
der Norm spezifizierten Meßbandbreiten
zu erreichen. Um das in 2 dargestellte Verhalten in
Abhängigkeit
von der Puls-Rate exakt nachzubilden, ist das Eingangssignal Sin in dem Eingangsfilter 2a zunächst vorzufiltern.
Es hat sich gezeigt, daß dieses Eingangsfilters 2a als
FIR (Finite Impulse Response) – Filter
mit beispielsweise 63 Verzögerungselementen
(Tap) implementiert werden muß.
Diese Implementierung eignet sich für eine Hardware-Realisierung,
z. B. durch einen ASIC. Entsprechend einem in 6 dargestellten
bevorzugten Ausführungsbeispiel
wird das Eingangsfilter 2a als IIR (Infinite Impulse Response) – Filter
2. Ordnung implementiert. Diese Implementierung eignet sich z. B.
bei einer Realisierung durch einen digitalen Signalprozessor (DSP).
-
Bei
der in 6 dargestellten Realisierung des Eingangsfilters 2a als
IIR-Filter 2. Ordnung sind in üblicher
Weise drei Addierer 16, 17, 18 vorgesehen,
die über Verzögerungselemente 19 und 20 miteinander
verbunden sind. Der Eingang IN ist über einen ersten Eingangs-Koeffizientenmultiplizierer 21, welcher
das Eingangssignal mit einem ersten Eingangs-Koeffizienten b3 multipliziert, mit dem ersten Addierer 16 verbunden, über einen
zweiten Eingangs-Koeffizientenmultiplizierer 23, der das
Eingangssignal mit einem zweiten Eingangs-Koeffizienten b2 multipliziert, mit dem zweiten Addierer 17 verbunden
und über
einen dritten Eingangs-Koeffizientenmultiplizierer 23,
welcher das Eingangssignal mit einem dritten Eingangs-Koeffizienten b1 multipliziert, mit dem dritten Addierer 18 verbunden.
Der Ausgang des dritten Addierers 18 ist über einen
ersten Rückkopplungs-Koeffizientenmultiplizierer 14,
welcher das Ausgangssignal mit dem ersten Rückkopplungs-Koeffizienten -a3 multipliziert,
mit dem ersten Addierer 16 verbunden und über einen
zweiten Rückkopplungs-Koeffizientenmultiplizierer 15,
welcher das Ausgangssignal mit einem zweiten Rückkopplungs-Koeffizienten -a2 multipliziert, mit dem zweiten Addierer 17 verbunden.
Der erste Addierer 16 addiert die Ausgangssignale der Koeffizientenmultiplizierer 21 und 14.
Der zweite Addierer 17 addiert die Ausgangssignale des
Verzögerungselements 19 und
der Koeffizientenmultiplizierer 22 und 15. Der
dritte Addierer 18 addiert die Ausgangsignale des Verzögerungselements 20 und
des Koeffizientenmultiplizerers 23. Die Koeffizienten b1, b2, b3,
-a2 und -a3 sind so
zu wählen,
daß das
in 2 dargestellte Verhalten erreicht wird.
-
7A zeigt
eine Implementierung des Filterblocks 11 als IIR-Filter
1. Ordnung. Wie bei IIR-Filtern 1. Ordnung üblich, ist der Eingang IN über einen ersten
Eingangs-Koeffizientenmultiplizierer 24,
welcher das Eingangssignal mit dem ersten Eingangs-Koeffizienten
b2 multipliziert, mit einem ersten Addierer 25 verbunden
und über
einen zweiten Eingangs-Koeffizientenmultiplizierer 26,
welcher das Eingangssignal mit einem zweiten Eingangs-Koeffizienten
b1 multipliziert, mit einem zweiten Addierer 27 verbunden.
Die Addierer 25 und 27 stehen über ein Verzögerungselement 28 miteinander
in Verbindung. Der Ausgang des zweiten Addierers 27 ist über einen Rückkopplungs-Koeffizientenmultiplizierer 29,
welcher das Ausgangssignal des zweiten Addierers 27 mit
dem Rückkopplungs-Koeffizienten
-a2 multipliziert, mit dem ersten Addierer 25 verbunden.
Der erste Addierer 25 addiert die Ausgangssignale der Koeffizientenmultiplizierer 24 und 29.
Der zweite Addierer 27 addiert die Ausgangssignale des
Verzögerungselements 28 und
des Koeffizientenmultiplizierers 26.
-
Wenn
der Filterblock 11 als Ladefilter 4 arbeitet,
so sind die Koeffizienten b1, b2 und
-a2 so zu wählen, daß der Filterblock 11 als
Tiefpaß erster
Ordnung arbeitet. Das diesbezügliche
Ersatzschaltbild ist in 7B dargestellt.
Der Kondensator C wird über
den Widerstand R1 geladen.
-
Wenn
der Filterblock 11 als Entladefilter 8 arbeitet,
so sind die Eingangs-Koeffizienten b1 und
b2 identisch Null zu wählen. Bei getrennter Implementierung
des Ladefilters 4 und des Entladefilters 8 können die
Koeffizientenmultiplizierer 24 und 26 daher auch
entfallen. Das diesbezügliche
Ersatzschaltbild ist in 7C dargestellt.
Die Entladung des Kondensators C über den Widerstand R2 ist einer
Tiefpaßfilterung äquivalent,
bei welcher der Eingang des Längs-Widerstands
R2 mit der Schaltungsmasse verbunden ist. Dem digitalen Filter wird
deshalb in diesem Fall kontinuierlich ein mit Null identisches Eingangssignal
zugeführt.
Am Ausgang des zweiten Addierers 27 befindet sich ein Down-Sampler
(Abtastratenkonverter), der die Abtastrate um den Faktor N herabsetzt.
-
Das
Dämpfungsfilter 6 kann,
wie in 8 dargestellt, als IIR-Filter 2. Ordnung im wesentlichen in
gleicher Weise wie das Eingangsfilter 2a implementiert
werden. Hierzu wird auf die Beschreibung zur 6 Bezug
genommen, wobei bereits anhand von 6 beschriebene
Elemente mit übereinstimmenden
Bezugszeichen versehen sind. Da das Dämpfungsfilter 6 aus
zwei kritisch gedämpften,
gekoppelten Tiefpässen
1. Ordnung besteht, ist der erste Eingangs- Koeffizient b3 identisch
mit dem dritten Eingangs-Koeffizient
b1, was in 8 verdeutlicht
ist.
-
In
den 9 und 10 wird
das Verhalten des erfindungsgemäßen Quasi-Peak-Detektors 1 an
zwei Beispielen veranschaulicht.
-
9A zeigt
ein Eingangssignal Sin mit der Puls-Rate
(Wiederholrate) von 1 Hz. Die Fläche
unter den Pulsen ist auf 1 normiert. In 9B sind
das zu dem in 9A dargestellten Eingangssignal
Sin zugehörige Signal X2 am
Ausgang des Filterblocks 11 und das Ausgangssignal Sout am Ausgang des Dämpfungsfilters 6 als
Funktion der Zeit t dargestellt. Deutlich erkennbar ist das sägezahnförmige Lade-
und Entladeverhalten, das durch das Ladefilter 4 und das Entladefilter 8 nachgebildet
wird. Das aus zwei kritisch gedämpften,
gekoppelten Tiefpässen
1. Ordnung bestehende Dämpfungsfilter 6 führt zu einem gedämpften,
welligen Signal Sout.
-
10A zeigt ein beispielhaftes Eingangssignal Sin mit einer Puls-Rate (Wiederholrate) von
5 Hz. Auch hier sind die Flächeninhalte
der Pulse auf 1 normiert. 10B zeigt
wiederum das Signal X2 am Ausgang des Filterblocks 11 und
das Signal Sout am Ausgang des Dämpfungsfilters 6.
Im Gegensatz zu dem in 9B dargestellten Signal Sout ist das Signal Sout hier
einer geringeren Welligkeit unterworfen und nähert sich einem asymptotischen
Grenzwert. Der Maximumbilder 13 ermittelt jeweils das Maximum
des Signals Sout nach einer vorbestimmten
Meßzeit.
-
Die
Erfindung ist nicht auf die dargestellten Ausführungsbeispiele beschränkt. Insbesondere
ist auch eine Realisierung mit anderen digitalen Filtern, beispielsweise
FIR-Filtern möglich.