DE10103061A1 - Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht - Google Patents
Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen MaterialschichtInfo
- Publication number
- DE10103061A1 DE10103061A1 DE10103061A DE10103061A DE10103061A1 DE 10103061 A1 DE10103061 A1 DE 10103061A1 DE 10103061 A DE10103061 A DE 10103061A DE 10103061 A DE10103061 A DE 10103061A DE 10103061 A1 DE10103061 A1 DE 10103061A1
- Authority
- DE
- Germany
- Prior art keywords
- voltage contrast
- substrate
- openings
- dielectric material
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2653—Contactless testing using electron beams
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Zum Ermitteln der Qualität einer Öffnung, die in einer dielektrischen Materialschicht ausgebildet ist, wird ein Spannungskontrastinspektionswerkzeug verwendet, um ein Spannungskontrastbild eines Testmusters, das in der dielektrischen Materialschicht gebildet ist, zu erzeugen. Die Spannungskontrastwerte der Öffnungen können mit einem Referenzkontrastwert oder mit anderen Öffnungen verglichen werden, um zu entscheiden, ob die Öffnung eine gewünschte Tiefe besitzt oder nicht.
Description
Die vorliegende Erfindung betrifft die bei der Herstellung von integrierten Schaltungs
elementen verwendete Verfahrenstechnik und betrifft insbesondere ein Verfahren zum
Inspizieren der Tiefe einer Öffnung in einer dielektrischen Materialschicht, die auf einem
Substrat, etwa einem Halbleitersubstrat, ausgebildet ist, um kritische Ätzparameter, die
zur genauen Steuerung der Tiefe der Öffnungen notwendig sind, einzustellen.
Viele Herstellungsprozesse bei der Produktion von integrierten Halbleiterschaltungen
(ICs) beinhalten der Reihe nach die Bildung von Materialschichten auf der Waferoberflä
che, die durch fotolithografische Schritte und anschließende Ätzverfahren strukturiert
werden, um Strukturen mit einer Strukturgröße bis zu 0.25 Mikrometer und darunter, wie
dies in jüngsten Ausführungsformen mit hohem Integrationsgrad (VLSI) der Fall ist, zu
bilden. Im Allgemeinen bedecken isolierende Schichten den Hauptteil der Oberfläche
des Substrats, und es werden Fenster oder Öffnungen in der isolierenden Schicht gebil
det, durch die Kontakte zu darunter liegenden elektrisch leitenden Gebieten hergestellt
werden, in denen Elemente oder Strukturen zu formen sind. Bei der Herstellung von
VLSI-Elementen sind Plasmaätztechniken von herausragender Bedeutung, da diese
Techniken ein anisotropes Ätzen erlaubt, das entscheidend ist, wenn Strukturhöhen
vergleichbare Abmessungen wie Strukturlinienbreiten und Abstände aufweisen. Im All
gemeinen liefern diese Plasmaätztechniken eine bedeutend höhere Ätzrate in der verti
kalen Richtung als in der horizontalen Richtung, so dass ein gewünschtes Randprofil
erhalten werden kann. Um genau strukturierte Strukturmerkmale zu erhalten, etwa
Kontaktlöcher oder Durchführen, ist es notwendig, die Ätzrate genau zu kontrollieren.
Die Ätzrate eines gegebenen Ätzprozesses hängt von ihren Parametern ab, etwa der
Anregungsfrequenz des Plasmas, der Durchflussrate der reaktiven Gase, die zur Plasmabildung
bereitgestellt werden, dem Druck der reaktiven Gase und der vom Plasma
aufgenommenen RF-Leistung. Da komplizierte Zusammenhänge zwischen diesen Pa
rametern bestehen, ist es schwierig, die durchschnittliche Ätzrate eines beliebigen Ätz
prozesses zu berechnen, um die Zeit oder die Dauer zu bestimmen, mit der der Ätzvor
gang zum Abschließen des Verfahrensschrittes durchgeführt werden muss, d. h. bis im
Wesentlichen das gesamte gewünschte Material entfernt ist. Im Allgemeinen wird das
Ätzen für eine Überätzzeitdauer fortgesetzt, die notwendig ist, um Ungleichmäßigkeiten
in der Ätzrate aufgrund von Parameterverschiebungen zu kompensieren. Da der Abtrag
der darunter liegenden Schichten jedoch so klein wie möglich gehalten werden soll, ist
es andererseits wichtig, die Überätzzeitdauer zu minimieren. Dies gilt insbesondere für
das kritische Ätzen der dielektrischen Kontakt- oder Durchführungsöffnungen im moder
nen VLSI-Elementen, wobei Öffnungen mit einem großen Aspektverhältnis in einer di
cken dielektrischen Schicht zu bilden sind. Um einen hohen Qualitätsstandard bei der
Durchführung kritischer Ätzverfahren beizubehalten, ist es notwendig, den Ätzprozess
kontinuierlich zu überwachen und die Prozessparameter, die aufgrund von kleinen Ver
änderungen der Ätzbedingungen und der komplexen gegenseitigen Abhängigkeiten der
Parameter leicht driften können, ständig neu zu justieren. Beispielsweise führt das An
wachsen der Menge der Kontaminationsstoffe in der Prozesskammer, das von der An
zahl der bereits geätzten Wafer abhängt, zu einer subtilen Veränderung der Bedingun
gen in dem Ätzprozess.
Daher wird in der Verfahrenstechnik nach dem Stand der Technik die Ätztiefe beim
Ausbilden von Kontaktlöchern und Durchführungen in dem dielektrischen Schichtstapel
mittels eines SEM (Rasterelektronenmikroskop) Querschnittsanalyse überwacht. Dazu
wird ein Testwafer beispielsweise durch Abscheiden einer Siliziumoxydschicht mit einer
Dicke, die der benötigten Tiefe der in dem Herstellungsverfahren zu bildenden Öffnung
entspricht, vorbereitet und ein Ätzprozess wird mit der Ätzanlage durchgeführt, wobei
die Parameter des Ätzprozesses überwacht werden können. Anschließend werden eini
ge einzelne Proben von dem Testwafer, vorzugsweise am Rand und der Mitte, gespal
ten und mit dem SEM inspiziert. Im Allgemeinen findet die Präparierung des Testwafers
und die SEM-Inspektion außerhalb des Reinrahmes, d. h. außerhalb des Herstellungsbe
reiches, statt. In der Zwischenzeit kann die Ätzanlage zur Verwendung im Produktions
prozess mit dem Risiko der Produktion fehlerhafter integrierter Schaltungen freigegeben
werden, um eine Verzögerung im Herstellungsvorgang zu vermeiden, oder diese kann in
Wartestellung gehalten werden, bis das Ergebnis der Querschnittsanalyse vorliegt. Das
Präparieren der Testwafer für die SEM-Inspektion und das Ausführen der Analyse be
ansprucht typischerweise zumindest einige Stunden. Eine entsprechende Verzögerung
bei der Produktion trägt deutlich zu den Produktionskasten des Halbleiterbauteils bei.
Das Freigeben der Ätzanlage für die Produktion vor dem Erhalten der SEM-Ergebnisse
kann jedoch eine große Anzahl prozessierter Wafer ergeben, die nicht den für den wei
teren Prozessablauf dieses Wafer erforderlichen Ätzspezifikationen genügen. Daher
trägt in beiden Fällen die herkömmliche Verfahrenstechnik mit Bezug zur Ätztiefenana
lyse wesentlich zu den Gesamtherstellungskosten bei der Produktion von VLSI-
Elementen bei.
Angesichts der oben erwähnten Probleme besteht daher ein Bedarf für eine verbesserte
Messtechnologie zur Inspizierung der Tiefen von in einer dielektrischen Materialschicht
gebildeten Öffnungen.
Die vorliegende Erfindung richtet sich an ein Verfahren, die einige oder alle der zuvor
genannten Probleme löst oder zumindest verringert.
Gemäß einem Aspekt der vorliegenden Erfindung wird ein Verfahren zur Inspizierung
einer Tiefe einer Öffnung in einer dielektrischen Materialschicht, die auf einem Substrat
gebildet ist, bereitgestellt, wobei das Verfahren die Schritte umfasst: Abscheiden einer
dielektrischen Materialschicht einer vordefinierten Dicke auf einer Oberfläche des Sub
strats, Bilden eines vordefinierten Musters mit Öffnungen in der dielektrischen Material
schicht zumindest auf einer vorbestimmten Position auf dem Substrat, Bereitstellen ei
nes Spannungskontrastinspektionswerkzeuges und Bestimmen eines Spannungskon
trastbildes des vordefinierten Musters, Vergleichen des bestimmen Spannungskontrast
bildes mit einem Referenzbild entsprechend einem Spannungskontrastbild für das vor
definierte Muster, wenn die Öffnungen vollständig bis zu einer Oberfläche des Substrats
geöffnet sind und Ermitteln der Menge dielektrischen Materials, das die Unterseite der
Öffnungen bedeckt, auf der Grundlage des Vergleichs zwischen dem gemessenen
Spannungskontrastbild und dem Referenzbild.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Inspi
zieren einer Tiefe einer Öffnung in einer dielektrischen Materialschicht, die auf einem
Substrat gebildet ist, bereitgestellt, wobei das Verfahren die Schritte umfasst: Abschei
den einer dielektrischen Materialschicht einer vordefinierten Dicke auf einer Oberfläche
des Substrats, Bilden zumindest zweier vordefinierter Muster mit Öffnungen in der die
lektrischen Materialschicht an entsprechenden vordefinierten Stellen auf dem Substrat,
Bereitstellen eines Spannungskontrastinspektionswerkzeuges und Bestimmen eines
Spannungskontrastbildes der vordefinierten Muster, Vergleichen der entsprechenden
Spannungskontrastbilder miteinander, und Ermitteln der Menge des dielektrischen Mate
rials, das eine Unterseite der Öffnungen eines der zumindest zwei vordefinierten Muster
bedeckt, auf der Grundlage des Vergleichs der entsprechenden Kontrastbilder.
Erfindungsgemäß wird ein effizientes und schnelles Verfahren zum Inspizieren von
Mustern auf einem Testwafer hinsichtlich der Tiefe einer Öffnung bereitgestellt, da keine
Probenpräparierung, etwa das Spalten des Testwafers notwendig und das Inspektions
werkzeug kommerziell erhältlich ist und innerhalb des Reinrahmes angeordnet werden
kann. Auf diese Weise kann typischerweise ein Inspektionsergebnis oder ein Testwafer,
abhängig von der Anzahl der Muster, innerhalb weniger Minuten im Vergleich zu mehre
ren Stunden oder mehr in herkömmlichen Verfahren erhalten werden. Wenn mehrere
Muster über die gesamte Oberfläche des Testwafers verteilt sind, kann eine große In
formationsmenge im Vergleich zum konventionellen Verfahren erhalten werden, da eine
große Anzahl von Öffnungen abgetastet werden kann, ohne dass es notwendig ist, den
Testwafer in genauer Weise an den mehreren Stellen der Muster auf dem Wafer zu prä
parieren, d. h. zu spalten, wie dies in der Querschnittsanalyse der Fall ist. Ferner hängen
die Ergebnisse der Analyse nicht von den Bedingungen der Propenpräparation ab, wie
dies der Fall ist, wenn die Testwafer gespalten und für die SEM-Querschnittsanalyse
vorbereitet werden müssen. Folglich können Prozessparameter für Prozessanlagen,
etwa Plasmaätzanlagen, überwacht und öfter erneut justiert werden, als dies in der her
kömmlichen Verfahrenstechnologie der Fall ist, woraus eine erhöhte Ausbeute zuverläs
siger Produkte resultiert, wobei ferner die zu Ermittlung der Inspektionsergebnisse erfor
derliche Zeit deutlich verringert ist. Ein weiterer Vorteil der vorliegenden Erfindung be
ruht darin, dass das Verfahren auf kommerziell verfügbare Spannungskontrastanlagen
anwendbar ist, die zunehmend als Inspektionswerkzeuge in einer Prozesslinie in einer
Halbleiterfabrik an Bedeutung gewinnen, so dass in vielen Fabriken eine Spannungskontrastinspektionsanlage
innerhalb des Reinrahmes verfügbar ist. Ferner ist es gemäß
dem ersten erfindungsgemäßen Aspekt möglich, d. h. wenn ein Muster auf dem
Testwafer mit einem Referenzbild verglichen wird, unterschiedliche Tiefen, insbesonde
re unterschiedliche Ätzstopptiefen der Öffnungen zu unterschiedlichen Spannungskon
trastpegeln, d. h. zu unterschiedlichen Grauschattierungen, in Beziehung zu setzen, um
damit eine qualitative oder gar quantitative Kalibrierung des Inspektionswerkzeuges zu
erhalten. Ferner liefert die vorliegende Erfindung die Möglichkeit, komplexe Testmuster
und Testtopografien auf dem Wafer zu erstellen, um entsprechende Spannungskon
trastbilder zu erhalten, die den komplexen Strukturen auf dem Produktwafer, der nach
dem Freigeben der betrachteten Prozessanlage zu prozessieren ist, entsprechen kön
nen. Da die nach dem erfindungsgemäßen Verfahren inspizierten Wafer nicht mehr ge
spalten werden müssen, ist es nun möglich, benutzte Testwafer für eine wiederholte
Verwendung erneut zu bearbeiten. Ferner können ein oder mehrere Produktwafer in
nerhalb eines Loses bzw. einer Charge mit einer Testchipfläche versehen werden, die
ein Testmuster aufweist, so dass eine Parameterverschiebung über mehrere Produkt
waferlose hinweg kontinuierlich überwacht werden kann, ohne dass ein Testwafer ver
wendet wird.
Weitere Vorteile und Ausführungsformen sind in den abhängigen Ansprüchen definiert.
Die Aufgaben und Vorteile der vorliegenden Erfindung gehen deutlich aus der folgenden
detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeich
nungen studiert wird; es zeigen:
Fig. 1 schematisch die Zuordnung eines "offenen" Kontaktes, d. h. einer Öffnung, die
auf der Oberfläche eines darunter liegenden Substrates gebildet ist, und einer
Öffnung, die nicht vollständig bis zur Oberfläche des Substrates ausgebildet ist,
zu entsprechenden Spannungskontrastbildern; und
Fig. 2 schematisch geeignete Stellen für Testmuster, um die Tiefe von Öffnungen über
einen gesamten Halbleiterwafer hinweg gemäß der vorliegenden Erfindung zu
inspizieren.
Anzumerken ist, dass die in den Figuren gezeigten Abmessungen nicht maßstabsgetreu
sind und insbesondere der Einfachheit willen die Strukturgrößen der Öffnungen über
trieben dargestellt sind.
Obwohl die vorliegende Erfindung mit Bezug zu der in der vorliegenden detaillierten Be
schreibung sowie in den Zeichnungen dargestellten Ausführungsform beschrieben ist,
ist es selbstverständlich, dass die folgende detaillierte Beschreibung sowie die Zeich
nungen nicht beabsichtigen, die vorliegende Erfindung auf die spezielle offenbarte Aus
führungsform einzuschränken, sondern die beschriebene Ausführungsform stellt viel
mehr lediglich in beispielhafter Weise die diversen Aspekte der vorliegenden Erfindung
dar, deren Schutzbereich durch die angefügten Patentansprüche bestimmt ist.
Das erfindungsgemäße Verfahren wird mit Bezug zur Qualitätseinstufung von Ätzanla
gen beschrieben, die in kritischen Ätzprozessen bei der Herstellung von Halbleiterele
menten eingesetzt wird, etwa beispielsweise bei der Bildung lokaler Zwischenverbin
dungen, wobei Öffnungen mit einem großen Aspektverhältnis in einem dicken dielektri
schen Schichtstapel gebildet werden, um somit einen Kontakt zu darunter liegenden
elektrisch leitfähigen Gebieten, etwa den Drain- und Source-Bereichen eines FET-
Transistors herzustellen. Dazu wird ein Testwafer, der identische Spezifikationen wie
der mittels der Ätzanlage zu prozessierende Produktwafer aufweisen kann, mit einer
dielektrischen Schicht, etwa Siliziumdioxyd, mit einer vordefinierten Dicke, die im We
sentlichen identisch zur Ätztiefe ist, die für den Produktwafer bei der Prozessierung in
der betrachteten Ätzanlage erforderlich ist, versehen. Das Siliziumdioxyd kann mittels
Niederdruck-CVD abgeschieden werden, so dass die Justierung der Dicke der Silizium
oxydschicht in genauer Weise steuerbar ist. Anschließend wird eine Fotolackschicht
abgeschieden und mittels Fotolithografie in einer dem Fachmann bekannten Art und
Weise strukturiert.
Anschließend wird der Testwafer mit dem fotolithografisch strukturieren Testmuster in
der Ätzanlage prozessiert, für die die Ätztiefe des Prozesses steuernden Prozesspara
meter zu überprüfen sind. Nachdem der betrachtete Ätzprozess mit dem Testwafer
durchgeführt ist, wird der Testwafer zu einem Spannungskontrastinspektionswerkzeug
gebracht, das vorzugsweise innerhalb des Reinrahmes vorgesehen ist, und noch bevor
zugterweise in der Nähe der Ätzanlage ist, um die Transportzeit des Testwafers zu mi
nimieren. Erfindungsgemäß können eine Vielzahl von Spannungskontrastanlagen ver
wendet werden, etwa Rasterelektronenmikroskope unterschiedlicher Arten, die ein Vor
spannen des Substrats ermöglichen.
Es sollte erwähnt werden, dass der Testwafer aus einem elektrisch leitenden Substrat,
etwa leicht dotiertem Silizium oder einem anderen geeigneten Halbleitermaterial aufge
baut sein kann, und die dielektrische Schicht darauf ausgebildet sein kann. Wenn ein
isolierendes Substrat verwendet werden muss, kann eine elektrisch leitfähige Schicht,
etwa eine Halbleiterschicht oder eine Metallschicht vor der Ausbildung der dielektrischen
Materialschicht abgeschieden werden. Obwohl es ferner vorteilhaft ist, lediglich eine
dielektrische Schicht auf dem elektrisch leitenden Substrat bereitzustellen, können zu
sätzliche Ätzstoppschichten, die für gewöhnlich beim Prozessieren der Produktwafer
vorgesehen sind, ebenfalls vor der Bildung der dielektrischen Schicht auf dem Testwafer
abgeschieden werden.
In Fig. 1 bezeichnet Bezugszeichen 1 eine schematische Darstellung, in der eine Öff
nung 2, die sich bis hinunter zu einem Siliziumsubstrat 4 erstreckt, in einer dicken die
lektrischen Materialschicht 3 gebildet ist. Bezugszeichen 10 kennzeichnet eine schema
tische Querschnittsansicht einer Öffnung 20, die in einer dielektrischen Materialschicht
30, die ihrerseits auf einem Siliziumsubstrat 40 gebildet ist, geformt ist. Im Gegensatz
zur Öffnung 2 ist die Unterseite der Öffnung 20 noch mit dielektrischen Material bedeckt.
Bezugszeichen 100 zeigt ein Beispiel eines Testmusters mit mehreren Öffnungen in der
dielektrischen Schicht 3, in dem jeder schwarze Kreis einer Öffnung mit den gleichen
Eigenschaften wie Öffnung 2 entspricht, wenn diese dem Spannungskontrastinspekti
onsverfahren mit dem Spannungskontrastinspektionswerkzeug unterzogen wird. Das
heißt, geeignet geätzte Kontakt- oder Durchführungslöcher, etwa wie Öffnung 2, sind
"physikalisch offen" und wirken somit als ein leitender Pfad, für die von dem Span
nungskontrastinspektionswerkzeug, das ein Rasterelektronenmikroskop sein kann, e
mittierten Elektronen, so dass ein Teil der Elektronen über das durch Erdung oder posi
tive Spannung vorgespannte Substrat abgeleitet werden. Die Höhe der Vorspannung
hängt von diversen Faktoren, etwa der kritischen Dimension und dem Aspektverhältnis
der Öffnungen, der Art der Schichten bzw. Schicht auf und in der die Öffnungen gebildet
sind, einer tolerierbaren restlichen Dicke des dielektrischen Materials auf der Unterseite
der Öffnungen 2 und dergleichen ab. Bezugszeichen 100 kennzeichnet das Testmuster
für mehrere Öffnungen, wenn die Öffnungen ähnliche Eigenschaften wie die Öffnung 20
aufweisen, d. h. wenn kein leitender Pfad von der Öffnung 20 zu dem Substrat 40 für die
von dem Spannungskontrastinspektionswerkzeug emittierten Elektronen vorhanden ist.
Folglich werden nicht vollständig geätzte Öffnungen, etwa die Öffnung 20, im Vergleich
zu den Öffnungen 2 unterschiedlich aufgeladen und daher erzeugen diese ein vollstän
dig anderes Spannungskontrastbild, das in deutlicher Weise eine nicht ausreichende
Öffnungstiefe und damit eine Parameterabweichung im Ätzvorgang anzeigt.
Es sollte erwähnt werden, dass die Menge des restlichen dielektrischen Materials an der
Unterseite einer Öffnung durch eine unterschiedliche Abstufung des Grauwerts in dem
Spannungskontrastbild repräsentiert wird, so dass unterschiedliche Tiefen, d. h. unter
schiedlichen Mengen an verbleibenden dielektrischen Material an der Unterseite einer
Öffnung, verschiedenen Graustufen zugeordnet werden können. Auf diese Weise kann
eine Kalibrierung des Spannungskontrastbildes für eine Vielzahl von zu ätzenden die
lektrischen Materialien und eine Vielzahl von Schichtdicken eines dielektrischen Materi
als durchgeführt werden. Durch Vergleich mit wenigen Testwafern, die zuvor mittels des
Spannungskontrastinspektionsverfahrens untersucht worden sind, mit einer anschlie
ßenden Querschnittsanalyse, die Absolutwerte für die Tiefe der Öffnungen liefert, ist es
möglich, geeignete Korrelationsfaktoren abzuleiten, um einen gewissen Graustufenwert
mit einem absoluten Tiefenwert in Beziehung zu setzen. Da die Parameter zum Steuern
des Spannungskontrastinspektionswerkzeuges, d. h. des SEM, in hohem Maße reprodu
zierbar sind, ist eine derartige quantitative Kalibrierung über eine lange Zeitdauer hin
weg "stabil", und es werden nicht viele Testwafer benötigt, die einer teueren Quer
schnittsanalyse zu unterziehen sind.
Kontrastspannungswerte, die sich auf ein ideales Testmuster beziehen, können in einer
Datenbank oder in einer Referenztabelle gespeichert werden, die in Form eines Spei
cherbausteins innerhalb des Spannungskontrastinspektionswerkzeuges oder als ein
externes Gerät, das mit dem Spannungskontrastinspektionswerkzeug mittels einer ge
eigneten Schnittstelleneinrichtung, wie dies im Stand der Technik gut bekannt ist, verbunden
wird, vorgesehen werden. Im Falle, dass ein automatisches Fabrikanlagenma
nagementsystem vorgesehen ist, das das Handhaben und die Bearbeitung der Wafer
steuert und überwacht, ist es vorteilhaft, die Ergebnisse der Waferinspektion an das
automatische Fabrikanlagenmanagementsystem zu liefern, wobei das Referenzspan
nungskontrastbild in einer Datenbank gespeichert ist, auf die das automatische Fabrik
anlagenmanagementsystem zugreifen kann. Wie zuvor erwähnt wurde, können die Da
tenbank oder die Referenztabelle ebenfalls absolute Tiefenwerte umfassen, die mittels
Querschnittsanalyse einiger weniger Testwafer erhalten worden sind, um die Ergebnisse
der Spannungskontrastinspektion mit Absolutwerten in Beziehung zu setzen.
Nach dem Abtasten des Testmusters, das in etwa 5 bis 50 Minuten für eine Musterflä
che von ungefähr 100 µm2 erfordert, werden die Kontrastwerte der einzelnen Öffnungen
mit den Werten des Referenzbildes verglichen, um zu bestimmen, ob die Öffnungen die
erforderliche Tiefe aufweisen oder nicht. Die Beurteilung, ob eine erforderliche Tiefe
mittels des zu überwachenden Prozesses erreicht ist oder nicht, beispielsweise für eine
Plasmaätzung für lokale Zwischenverbindungen, kann auf automatische Weise durch
geführt werden, derart, dass ein Schwellwert im Voraus festgelegt wird, und ein Über
schreiten des Schwellwertes somit eine nicht ausreichende Tiefe der Öffnung anzeigt.
Die Ergebnisse der Spannungskontrastinspektion können ebenfalls einem Bediener an
gezeigt werden, der dann wiederum bestimmt, ob die Tiefe der Öffnungen den Prozess
anforderungen genügt oder nicht. Wie zuvor erläutert wurde, steht die Tiefe der Öffnung
mit der Ätzrate der Ätzanlage und damit den Prozessparametern in Beziehung, die ih
rerseits erneut eingestellt werden, wenn der Vergleich eine nicht ausreichende Tiefe der
Öffnungen ergibt. Für diesen Zweck ist es vorteilhaft, eine Abhängigkeit zwischen einem
Grauwert des Spannungskontrastbildes und den entsprechenden verbleibenden die
lektrischen Material, das noch die Unterseite der Öffnungen bedeckt, zu haben. Insbe
sondere wenn ein automatisches Fabrikanlagenmanagementsystem vorgesehen ist,
können die Analyse des Spannungskontrastbildes und die erneute Einstellung der Pro
zessparameter automatisch durchgeführt werden, so dass eine Art von "Rückkopplung"-
Schleife erhalten wird, derart, dass beispielsweise ein oder mehrere Testwafer in einem
Los von zu prozessierenden Produktwafern enthalten sind, und, da erfindungsgemäß
die Messzeit für ein einzelnes Testmuster kurz ist, eine "quasi"-kontinuierliche Überwa
chung der Prozessparameter und eine entsprechende Steuerung ausgeführt wird. Dazu
ist es ebenfalls möglich, ein Testmuster an einer vorbestimmten Stelle der Produktwafer
vorzusehen, um periodisch einen oder mehrere Produktwafer zum automatischen er
neuten Einstellen der Prozessparameter zu analysieren.
Fig. 2 zeigt schematisch einen Testwafer, auf dem fünf Testmuster, wie sie in Fig. 1 ge
zeigt sind, an vorbestimmten Stellen, in diesem Beispiel in der Mitte und am Rand des
Wafers, vorgesehen sind. Auf diese Weise wird die Gleichmäßigkeit des Ätzvorganges
über die gesamte Oberfläche des Wafers in einfacher Weise bestimmt. Das Abtasten
dieser fünf Testmuster, wobei jedes eine Fläche von ungefähr 100 µm2 aufweist, erfor
dert weniger als 60 Minuten Messzeit, wobei die Messdaten fünf unterschiedliche Stel
len auf dem Wafer repräsentieren. Im Vergleich dazu erfordert die herkömmliche Quer
schnittsanalyse zumindest einige Stunden, wobei es schwierig ist, mehrere Proben aus
einem einzelnen Wafer zu präparieren. Jedes Testmuster kann individuell mit dem in der
Datenbank oder in der Referenztabelle gespeicherten Referenzbild verglichen werden,
wobei jede einzelne Öffnung mit einer entsprechenden Referenzöffnung verglichen wer
den kann, um die Tiefeninformation für jede Öffnung in dem Testmuster zu ermitteln.
Dieser Ablauf ist besonders vorteilhaft, wenn das Testmuster eine Topografie aufweist,
die der Topografie des zu prozessierenden Produktwafers entspricht, da dann der Pro
zess selbst an besonders kritischen Stellen, beispielsweise an darunter liegenden Rän
dern überwacht werden kann. Wenn die Gleichmäßigkeit des Ätzvorganges das Haupt
anliegen ist, mit der sich die Messung befasst, kann es ausreichend sein, eines der
Testmuster als Referenzmuster auszuwählen und eines oder alle der verbleibenden
Muster mit dem ausgewählten Referenzmuster zu verglichen.
Wie zuvor erläutert wurde, können die erhaltenen Spannungskontrastwerte der einzel
nen Öffnungen mit absoluten Tiefenwerten, die durch eine zuvor ausgeführte zusätzli
che Querschnittsanalyse einiger weniger Testproben erhalten worden sind, in Bezie
hung gesetzt werden. Ferner können die Spannungskontrastwerte Prozessparametern,
wie etwa der Ätzzeit, zugeordnet werden, so dass der Vergleich der bestimmten oder
gemessenen Spannungskontrastwerte mit einem Referenzmuster, einem idealen Refe
renzbild in der Datenbank oder der Referenztabelle, oder einem ausgewählten Refe
renzbild auf dem Testwafer, direkt entsprechende Werte für einen oder mehrere Para
meter des Ätzprozesses liefern. Da ferner die Messzeit für ein einzelnes Testmuster
erfindungsgemäß kurz ist, kann ein entsprechendes Testmuter, das auf jedem Produkt
wafer vorgesehen wird, gestaltet werden, so dass ein oder mehrere Produktwafer des
gleichen oder unterschiedlicher Lose bzw. Chargen miteinander verglichen werden kön
nen. Dies erlaubt eine kontinuierliche Überwachung möglicher Abweichung von Pro
zessparametern und eine entsprechende Neujustierung dieser Parameter. Ferner kann
die Präparierung und das Abtasten mehrerer spezieller Testwafer vermieden werden.
Vorteilhafterweise wird ein derartiges Testmuster auf einem Produktwafer mit einem
"Referenzproduktmuster", das ein ideales Testmuster repräsentiert, zusätzlich oder an
statt eines Testmuter auf anderen Produktwafern verglichen. Eine Kalibrierung hinsicht
lich der absoluten Tiefe der Öffnungen in dem Testmuster kann in der gleichen Weise,
wie sie zuvor beschrieben wurde, durchgeführt werden. Auf diese Weise kann zusätzli
che Information über den Ätzvorgang erhalten werden, da ein Testmuster, d. h. eine
Testchipfläche auf dem Produktwafer die gleiche Struktur wie die tatsächlichen "Pro
duktchipflächen" einschließlich von Ätzstopschichten, die tatsächlich zur Bildung von
Öffnungen in der dielektrischen Schicht verwendet werden, aufweist. Folglich können
mit einer geeigneten Kalibrierung, d. h. einer Beziehung zwischen den Graustufen des
Spannungskontrastbildes und einer restlichen Dicke an der Unterseite der Öffnung, Pa
rameterwerte, wie etwa die Selektivität zu der darunter liegenden Ätzstopschicht oder
Schichten, aus den Messdaten erhalten werden. Es sollte erwähnt werden, dass Ätz
stopschichten ebenfalls auf einem Testwafer gebildet werden können, wenn das erfin
dungsgemäße Messverfahren mit separaten Testwafern anstelle von Produktwafern
durchgeführt wird. Um ein benötigtes hohes Vakuum in dem Spannungskontrastinspek
tionswerkzeug, typischerweise ein SEM, aufrechtzuerhalten, kann der Fotolack vor der
Abtastung des Wafers entfernt werden.
Die vorliegende Erfindung erlaubt also ein rasches Abtasten von Testmustern, die auf
Testwafern oder Produktwafern ausgebildet sind, um die Tiefe von Öffnungen zu
bestimmen, die beispielsweise mittels eines anisotropen Ätzvorganges gebildet sind.
Dazu werden Spannungskontrastwerte jeder Öffnung oder gemittelte Kontrastwerte
mehrerer Öffnungen mit den Werten eines Referenzbildes und/oder den Kontrastwerten
eines weiteren Testmusters verglichen. Vorteilhafterweise werden die Referenzkon
trastwerte als Datenbank oder als Referenztabelle in einem Speicherelement derart ge
speichert, dass jede einzelne Öffnung rasch identifiziert und mit den entsprechenden
Referenzkontrastwerten verglichen werden kann. Das Speicherbauteil kann in dem
Spannungskontrastinspektionswerkzeug integriert sein oder kann als externes Gerät,
das mit dem Inspektionswerkzeug verbunden ist, vorgesehen sein. Eine Kontrolleinheit,
etwa ein Mikroprozessor oder ein Personalcomputer, können mit dem Speicherbauteil
und dem Inspektionswerkzeug verbunden sein und die von dem Inspektionswerkzeug
erhaltenen Daten verarbeiten, so dass der Vergleich mit dem Referenzbild oder dem
weiteren Testmuster automatisch ausgeführt wird, oder so dass die Ergebnisse des
Vergleiches an einen Bediener weitergegeben werden. Ferner kann das Speicherbauteil
Kalibrierdaten beinhalten, die den Grauwert der Spannungskontrastbilder zu der Menge
des auf der Unterseite der Öffnungen verbleibenden dielektrischen Materials in Bezie
hung setzen. Ferner können absolute Tiefenwerte den entsprechenden Graustufen des
Spannungskontrastbildes zugewiesen werden, indem die Ergebnisse einer Quer
schnittsanalyse von einigen Testwafern verwendet werden. Des Weiteren können die
Graustufen des Spannungskontrastbildes Prozessparametern, wie etwa der Ätzzeit,
dem Druck in der Reaktionskammer, etc., zugeordnet werden. Im Falle, dass ein auto
matisches Wafermanagementsystem in der Halbleiterfabrik installiert ist, wird das Span
nungskontrastinspektionswerkzeug vorteilhafterweise mit dem automatischen Manage
mentsystem verbunden, so dass die Messergebnisse so überwacht und verarbeitet wer
den, um Prozessparameter automatisch zu rejustieren, so das die Produktqualität und
der Waferdurchsatz optimiert sind.
Weitere Modifikationen und alternative Ausführungsformen diverser Aspekte der Erfin
dung werden dem Fachmann angesichts dieser Beschreibung offenkundig. Daher ist
diese Beschreibung lediglich als illustrativ gedacht und dient dem Zwecke, dem Fach
mann die allgemeine Art und Weise zum Ausführen der vorliegenden Erfindung zu ver
mitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen erfindungsge
mäßen Ausführungsformen als die gegenwärtig bevorzugten Ausführungsformen auf
zufassen.
Claims (34)
1. Verfahren zum Inspizieren einer Tiefe einer Öffnung eines dielektrischen Materials,
das auf einem Substrat gebildet ist, wobei das Verfahren umfasst:
Abscheiden einer dielektrischen Materialschicht einer vordefinierten Dicke auf einer Oberfläche des Substrats;
Bilden eines vordefinierten Musters mit Öffnungen in der dielektrischen Material schicht an zumindest einer vorbestimmten Position auf dem Substrat;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges und Bestimmen eines Spannungskontrastbildes des vordefinierten Musters;
Vergleichen des bestimmten Spannungskontrastbildes mit einem Referenzbild, das einem Spannungskontrastbild für das vordefinierte Muster entspricht, wobei die Öff nungen ganz bis zur Oberfläche des Substrats hin geöffnet sind; und
Ermitteln der Menge des dielektrischen Materials, das eine Unterseite der Öffnun gen bedeckt, auf der Grundlage des Vergleiches des bestimmten Spannungskon trastbildes und des Referenzbildes.
Abscheiden einer dielektrischen Materialschicht einer vordefinierten Dicke auf einer Oberfläche des Substrats;
Bilden eines vordefinierten Musters mit Öffnungen in der dielektrischen Material schicht an zumindest einer vorbestimmten Position auf dem Substrat;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges und Bestimmen eines Spannungskontrastbildes des vordefinierten Musters;
Vergleichen des bestimmten Spannungskontrastbildes mit einem Referenzbild, das einem Spannungskontrastbild für das vordefinierte Muster entspricht, wobei die Öff nungen ganz bis zur Oberfläche des Substrats hin geöffnet sind; und
Ermitteln der Menge des dielektrischen Materials, das eine Unterseite der Öffnun gen bedeckt, auf der Grundlage des Vergleiches des bestimmten Spannungskon trastbildes und des Referenzbildes.
2. Das Verfahren nach Anspruch 1, wobei das Substrat ein elektrisch leitendes Sub
strat oder ein Halbleitersubstrat ist.
3. Das Verfahren nach Anspruch 1, wobei die Bildung eines vordefinierten Musters mit
Öffnungen mittels Fotolithografie und Ätzen ausgeführt wird.
4. Das Verfahren nach Anspruch 3, wobei die Dicke des dielektrischen Materials so
gewählt wird, um einer gewünschten Tiefe der Öffnungen, die durch den Ätzprozess
erhalten werden, zu entsprechen.
5. Das Verfahren nach Anspruch 3, wobei eine Fotolackschicht vor der Messung mit
dem Spannungskontrastinspektionswerkzeug entfernt wird.
6. Das Verfahren nach Anspruch 1, wobei das Spannungskontrastinspektionswerk
zeug ein Rasterelektronenmikroskop ist.
7. Das Verfahren nach Anspruch 1, wobei das Substrat ein Testsubstrat ist, um als ein
Mittel zum Bestimmen von Prozessparameters des Prozesses zum Bilden der Öff
nungen in nachfolgenden Produktsubstraten zu dienen.
8. Das Verfahren nach Anspruch 1, wobei das Spannungskontrastinspektionswerk
zeug mit einem Speicherelement zum Speichern von Spannungskontrastwerten von
entsprechenden Öffnungen des Musters als Referenzwerte verbunden ist.
9. Das Verfahren nach Anspruch 8, wobei das Spannungskontrastinspektionswerk
zeug und das Speicherelement mit einer Steuerungseinheit zum Durchführen des
Vergleichsschritts und des Ermittelungsschritts verbunden sind.
10. Das Verfahren nach Anspruch 1, wobei zwei oder mehr Muster mit identischer
Struktur auf dem Substrat an zumindest einer mittleren Position und zumindest ei
ner Randposition gebildet werden.
11. Das Verfahren nach Anspruch 1, wobei zumindest zwei vorbestimmte Muster mit
identischer Struktur auf dem Substrat gebildet werden und miteinander verglichen
werden.
12. Das Verfahren nach Anspruch 1, wobei das Referenzbild vor dem Abscheiden der
dielektrischen Materialschicht gespeichert wird.
13. Das Verfahren nach Anspruch 1, wobei der Vergleich durchgeführt wird, indem ein
aus dem Referenzbild erhaltener Kontrastschwellwert festgelegt wird und bestimmt
wird, ob ein der Öffnungen entsprechender Kontrastwert des vordefinierten Musters
den Kontrastschwellwert überschreitet.
14. Das Verfahren nach Anspruch 1, wobei mehrere unterschiedliche Graustufen des
Spannungskontrastbildes des vordefinierten Musters mit entsprechenden unter
schiedlichen Mengen verbleibenden dielektrischen Materials an der Unterseite der
Öffnung in Beziehung gesetzt werden.
15. Das Verfahren nach Anspruch 14, wobei zumindest eine der mehreren unterschied
lichen Graustufen mit einem absoluten Tiefenwert der Öffnung durch Ausführen ei
ner Querschnittsanalyse des vordefinierten Musters verknüpft ist.
16. Verfahren zum Inspizieren einer Tiefe einer Öffnung in einer dielektrischen Material
schicht, die auf einem Substrat gebildet ist, wobei das Verfahren umfasst:
Abscheiden einer dielektrischen Materialschicht mit einer vordefinierten Dicke auf einer Oberfläche des Substrats;
Bilden zumindest zweier vordefinierter Muster mit Öffnungen in der dielektrischen Materialschicht an entsprechenden vorbestimmten Positionen auf dem Substrat;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges und Messen eines Spannungskontrastbildes der vordefinierten Muster;
Vergleichen der entsprechenden Spannungskontrastbilder miteinander; und
Ermitteln der Menge des dielektrischen Materials, das eine Unterseite der Öffnun gen von einem der zumindest zwei vordefinierten Muster bedeckt, auf der Grundla ge des Vergleiches der entsprechenden Spannungskontrastbilder.
Abscheiden einer dielektrischen Materialschicht mit einer vordefinierten Dicke auf einer Oberfläche des Substrats;
Bilden zumindest zweier vordefinierter Muster mit Öffnungen in der dielektrischen Materialschicht an entsprechenden vorbestimmten Positionen auf dem Substrat;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges und Messen eines Spannungskontrastbildes der vordefinierten Muster;
Vergleichen der entsprechenden Spannungskontrastbilder miteinander; und
Ermitteln der Menge des dielektrischen Materials, das eine Unterseite der Öffnun gen von einem der zumindest zwei vordefinierten Muster bedeckt, auf der Grundla ge des Vergleiches der entsprechenden Spannungskontrastbilder.
17. Das Verfahren nach Anspruch 16, wobei das Substrat ein elektrisch leitendes Sub
strat oder ein Halbleitersubstrat ist.
18. Das Verfahren nach Anspruch 16, wobei das Ausbilden eines vordefinierten Mus
ters mit Öffnungen mittels Fotolithografie und Ätzen durchgeführt wird.
19. Das Verfahren nach Anspruch 18, wobei die Dicke des dielektrischen Materials so
ausgewählt wird, um einer gewünschten Tiefe der durch den Ätzprozess erhaltenen
Öffnungen entspricht.
20. Das Verfahren nach Anspruch 18, wobei eine Fotolackschicht vor der Messung mit
dem Spannungskontrastinspektionswerkzeug entfernt wird.
21. Das Verfahren nach Anspruch 16, wobei das Spannungskontrastinspektionswerk
zeug ein Rasterelektronenmikroskop ist.
22. Das Verfahren nach Anspruch 16, wobei das Substrat ein Testsubstrat ist, um somit
als ein Mittel zum Bestimmen von Prozessparametern des Prozesses zur Ausbil
dung von Öffnungen in nachfolgenden Produktsubstraten zu dienen.
23. Das Verfahren nach Anspruch 16, wobei das Spannungskontrastinspektionswerk
zeug mit einem Speicherelement zum Speichern von Spannungskontrastwerten von
entsprechenden Öffnungen der Muster als Referenzwerte verbunden ist.
24. Das Verfahren nach Anspruch 23, wobei das Spannungskontrastinspektionswerk
zeug und das Speicherelement mit einer Steuerungseinheit zum Ausführen des
Vergleichsschritts und des Ermittelungsschritts verbunden sind.
25. Das Verfahren nach Anspruch 16, wobei zwei oder mehr Muster mit identischer
Struktur auf dem Substrat an zumindest einer mittleren Position und zumindest ei
ner Randposition gebildet sind.
26. Das Verfahren nach Anspruch 16, wobei zumindest zwei vorbestimmte Muster mit
identischer Struktur auf dem Substrat gebildet und miteinander verglichen werden.
27. Das Verfahren nach Anspruch 16, wobei das Referenzbild vor dem Abscheiden der
dielektrischen Materialschicht gespeichert wird.
28. Das Verfahren nach Anspruch 16, wobei der Vergleich durchgeführt wird, indem ein
aus dem Referenzbild erhaltener Kontrastschwellwert festgelegt wird und bestimmt
wird, ob ein Kontrastwert von entsprechenden Öffnungen der vorbestimmten Muster
den Kontrastschwellwert überschreitet.
29. Das Verfahren nach Anspruch 16, wobei mehrere unterschiedliche Graustufen des
Spannungskontrastbildes des vordefinierten Musters mit entsprechenden unter
schiedlichen Mengen verbleibenden dielektrischen Materials an der Unterseite der
Öffnung in Beziehung gesetzt werden.
30. Das Verfahren nach Anspruch 29, wobei zumindest eine der mehreren unterschied
lichen Graustufen mit einem absoluten Tiefenwert der Öffnung durch Ausführen ei
ner Querschnittsanalyse der vorbestimmten Muster verknüpft ist.
31. Das Verfahren nach Anspruch 16, wobei zumindest eines der mindestens zwei vor
definierten Muster mit einem Referenzbild verglichen wird.
32. Das Verfahren nach Anspruch 16, wobei ein Vergleich durchgeführt wird, indem ein
aus einem der zumindest zwei vordefinierten Muster erhaltener Kontrastschwellwert
festgelegt wird, und bestimmt wird, ob ein Kontrastwert von entsprechenden Öff
nungen des anderen der zumindest zwei vordefinierten Muster den Kontrast
schwellwert überschreitet.
33. Verfahren zum Überwachen eines Parameters in einem Ätzvorgang, mit:
Bereitstellen mehrerer Substrate, wobei jedes zumindest ein Testmuster mit mehre ren Öffnungen in einer dielektrischen Materialschicht aufweist, wobei das Testmus ter während des Ätzvorganges gebildet wird;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges;
Erzeugen eines ersten Spannungskontrastbildes des zumindest einen Testmusters eines ersten Substrats der mehreren Substrate;
Erzeugen eines zweiten Spannungskontrastbildes des zumindest einen Testmus ters eines zweiten Substrats der mehreren Substrate; und
Vergleichen der ersten und zweiten Spannungskontrastbilder miteinander, um zu bestimmen, ob eine Verschiebung eines Ätzprozessparameters aufgetreten ist.
Bereitstellen mehrerer Substrate, wobei jedes zumindest ein Testmuster mit mehre ren Öffnungen in einer dielektrischen Materialschicht aufweist, wobei das Testmus ter während des Ätzvorganges gebildet wird;
Bereitstellen eines Spannungskontrastinspektionswerkzeuges;
Erzeugen eines ersten Spannungskontrastbildes des zumindest einen Testmusters eines ersten Substrats der mehreren Substrate;
Erzeugen eines zweiten Spannungskontrastbildes des zumindest einen Testmus ters eines zweiten Substrats der mehreren Substrate; und
Vergleichen der ersten und zweiten Spannungskontrastbilder miteinander, um zu bestimmen, ob eine Verschiebung eines Ätzprozessparameters aufgetreten ist.
34. Verfahren zum Überwachen eines Parameters in einem Ätzprozess, mit:
Bereitstellen eines Spannungskontrastinspektionswerkzeuges;
Bereitstellen mehrerer Substrate, wobei jedes zumindest ein Testmuster mit mehre ren Öffnungen in einer dielektrischen Materialschicht aufweist, wobei das Testmus ter während des Ätzvorganges gebildet wird;
Speichern von Spannungskontrastwerten eines der Testmuster als ein Referenzbild;
Erzeugen eines ersten Spannungskontrastbildes des zumindest einen Testmusters eines ersten Substrats der mehreren Substrate;
Erzeugen eines zweiten Spannungskontrastbildes des zumindest einen Testmus ters eines zweiten Substrats der mehreren Substrate;
Vergleichen der ersten und zweiten Spannungskontrastbilder mit dem Referenzbild, um zu bestimmen, ob eine Verschiebung eines Ätzprozessparameters aufgetreten ist.
Bereitstellen eines Spannungskontrastinspektionswerkzeuges;
Bereitstellen mehrerer Substrate, wobei jedes zumindest ein Testmuster mit mehre ren Öffnungen in einer dielektrischen Materialschicht aufweist, wobei das Testmus ter während des Ätzvorganges gebildet wird;
Speichern von Spannungskontrastwerten eines der Testmuster als ein Referenzbild;
Erzeugen eines ersten Spannungskontrastbildes des zumindest einen Testmusters eines ersten Substrats der mehreren Substrate;
Erzeugen eines zweiten Spannungskontrastbildes des zumindest einen Testmus ters eines zweiten Substrats der mehreren Substrate;
Vergleichen der ersten und zweiten Spannungskontrastbilder mit dem Referenzbild, um zu bestimmen, ob eine Verschiebung eines Ätzprozessparameters aufgetreten ist.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103061A DE10103061B4 (de) | 2001-01-24 | 2001-01-24 | Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht |
US09/921,121 US6365423B1 (en) | 2001-01-24 | 2001-08-02 | Method of inspecting a depth of an opening of a dielectric material layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10103061A DE10103061B4 (de) | 2001-01-24 | 2001-01-24 | Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10103061A1 true DE10103061A1 (de) | 2002-08-01 |
DE10103061B4 DE10103061B4 (de) | 2010-04-08 |
Family
ID=7671551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10103061A Expired - Lifetime DE10103061B4 (de) | 2001-01-24 | 2001-01-24 | Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht |
Country Status (2)
Country | Link |
---|---|
US (1) | US6365423B1 (de) |
DE (1) | DE10103061B4 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6732002B1 (en) * | 2001-08-23 | 2004-05-04 | Kla-Tencor Corporation | Apparatus and methods for predicting multiple product chip yields through critical area matching |
US7280945B1 (en) | 2001-10-17 | 2007-10-09 | Kla-Tencor Technologies Corporation | Apparatus and methods for detection of systematic defects |
US6918101B1 (en) | 2001-10-25 | 2005-07-12 | Kla -Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
US6948141B1 (en) | 2001-10-25 | 2005-09-20 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining critical area of semiconductor design data |
US6645781B1 (en) * | 2002-04-29 | 2003-11-11 | Texas Instruments Incorporated | Method to determine a complete etch in integrated devices |
US20030209518A1 (en) * | 2002-05-08 | 2003-11-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of detecting abnormal chamber conditions in etcher |
DE10252614A1 (de) * | 2002-11-12 | 2004-05-27 | Infineon Technologies Ag | Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten |
JP2005286161A (ja) * | 2004-03-30 | 2005-10-13 | Ebara Corp | 形状修復方法及び装置、並びにそれらを用いた半導体デバイス製造方法 |
US7729529B2 (en) * | 2004-12-07 | 2010-06-01 | Kla-Tencor Technologies Corp. | Computer-implemented methods for detecting and/or sorting defects in a design pattern of a reticle |
KR100706811B1 (ko) * | 2006-02-08 | 2007-04-12 | 삼성전자주식회사 | 실리콘 식각량 측정을 위한 테스트 패턴, 그리고 이를이용한 실리콘 식각량 측정 방법 |
US7439084B2 (en) * | 2006-02-17 | 2008-10-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Predictions of leakage modes in integrated circuits |
US20070196935A1 (en) * | 2006-02-17 | 2007-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Prediction of ESL/ILD remaining thickness |
CN102339772B (zh) * | 2010-07-16 | 2014-01-15 | 中芯国际集成电路制造(上海)有限公司 | 检测通孔缺陷的方法 |
CN102487026B (zh) * | 2010-12-02 | 2014-12-03 | 中芯国际集成电路制造(北京)有限公司 | 检测通孔缺陷的方法 |
US8113412B1 (en) | 2011-05-13 | 2012-02-14 | Taiwan Semiconductor Manufacturing Company, Ltd | Methods for detecting defect connections between metal bumps |
CN102938384B (zh) * | 2012-11-02 | 2015-09-30 | 上海华力微电子有限公司 | 一种提高刻蚀不足缺陷抓取率的方法 |
JP5535347B1 (ja) * | 2013-02-04 | 2014-07-02 | エピクルー株式会社 | 撮像装置、半導体製造装置および半導体製造方法 |
CN103471505B (zh) * | 2013-09-16 | 2016-04-13 | 京东方科技集团股份有限公司 | 过孔的检测方法和检测装置 |
US10153180B2 (en) * | 2013-10-02 | 2018-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor bonding structures and methods |
CN109659296B (zh) * | 2018-12-18 | 2020-07-10 | 武汉华星光电半导体显示技术有限公司 | 用于监控oled面板蚀刻深度的测试键及oled大板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953579A (en) * | 1996-07-30 | 1999-09-14 | Samsung Electronics Co., Ltd. | In-line test of contact opening of semiconductor device |
DE19860704A1 (de) * | 1998-06-13 | 1999-12-23 | Samsung Electronics Co Ltd | Vorrichtung und Verfahren zur Überprüfung fehlerhafter Kontakte bei Halbleiterbauelementen |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5079600A (en) * | 1987-03-06 | 1992-01-07 | Schnur Joel M | High resolution patterning on solid substrates |
US6215129B1 (en) * | 1997-12-01 | 2001-04-10 | Vsli Technology, Inc. | Via alignment, etch completion, and critical dimension measurement method and structure |
US5972725A (en) * | 1997-12-11 | 1999-10-26 | Advanced Micro Devices, Inc. | Device analysis for face down chip |
US6344750B1 (en) * | 1999-01-08 | 2002-02-05 | Schlumberger Technologies, Inc. | Voltage contrast method for semiconductor inspection using low voltage particle beam |
US6261852B1 (en) * | 1999-04-19 | 2001-07-17 | Taiwan Semiconductor Manufacturing Company | Check abnormal contact and via holes by electroplating method |
US6232134B1 (en) * | 2000-01-24 | 2001-05-15 | Motorola Inc. | Method and apparatus for monitoring wafer characteristics and/or semiconductor processing consistency using wafer charge distribution measurements |
-
2001
- 2001-01-24 DE DE10103061A patent/DE10103061B4/de not_active Expired - Lifetime
- 2001-08-02 US US09/921,121 patent/US6365423B1/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5953579A (en) * | 1996-07-30 | 1999-09-14 | Samsung Electronics Co., Ltd. | In-line test of contact opening of semiconductor device |
DE19860704A1 (de) * | 1998-06-13 | 1999-12-23 | Samsung Electronics Co Ltd | Vorrichtung und Verfahren zur Überprüfung fehlerhafter Kontakte bei Halbleiterbauelementen |
Also Published As
Publication number | Publication date |
---|---|
US6365423B1 (en) | 2002-04-02 |
DE10103061B4 (de) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10103061A1 (de) | Verfahren zur Inspektion der Tiefe einer Öffnung in einer dielektrischen Materialschicht | |
DE69228020T2 (de) | Einrichtung und Verfahren zur Kontrolle und Durchführung der Ätzung eines Wafers | |
DE102008021557B4 (de) | Verfahren zum Überwachen einer vorhergesagten Produktqualitätsverteilung | |
DE112007000254B4 (de) | Verfahren zur Steuerung der Herstellung von Halbleiterscheiben mit verknüpftem Index von Datensätzen | |
DE102006056625B4 (de) | Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen | |
DE10393903T5 (de) | Dynamische adaptive Abtastrate für Modellvorhersage | |
DE102017109911B4 (de) | Halbleiterstruktur und Verfahren | |
DE10355573B4 (de) | Verfahren zum Erhöhen der Produktionsausbeute durch Steuern der Lithographie auf der Grundlage elektrischer Geschwindigkeitsdaten | |
DE10045041A1 (de) | Verbessertes Verfahren zur Probenpräparation für Elektronenmikroskopie | |
DE102008021556A1 (de) | Verfahren und System für zweistufige Vorhersage einer Qualitätsverteilung von Halbleiterbauelementen | |
DE102008029498B4 (de) | Verfahren und System zur quantitativen produktionslinieninternen Materialcharakterisierung in Halbleiterherstellung auf der Grundlage von Strukturmessungen und zugehörigen Modellen | |
DE102005014793B4 (de) | Verfahren und Inspektionssystem zur CD-Messung auf der Grundlage der Bestimmung von Flächenanteilen | |
DE10134755B4 (de) | Verfahren zur Messung einer charakteristischen Abmessung wenigstens einer Struktur auf Halbleiterwafern | |
DE10227211A1 (de) | Kontrastreiche Lithographiejustiermarken zur Halbleiterherstellung | |
DE10208165C1 (de) | Verfahren, Steuerung und Vorrichtung zum Steuern des chemisch-mechanischen Polierens von Substraten | |
DE69332496T2 (de) | Verfahren zur Dielektrikim-Entfernung | |
DE102009015746B4 (de) | Verfahren und System zur Materialcharakterisierung in Halbleiterstellungsprozessen auf der Grundlage von FTIR mit variablem Einfallswinkel | |
DE69008156T2 (de) | Verfahren für das Messen der Dimensionen eines Abstandshalters. | |
DE10234956B4 (de) | Verfahren zum Steuern des chemisch mechanischen Polierens von gestapelten Schichten mit einer Oberflächentopologie | |
DE102008049774B4 (de) | Prozessanlage und Verfahren zur prozessinternen Überwachung der Metallkontamination während der Bearbeitung von Mikrostrukturen | |
EP1420314A2 (de) | Verfahren, Vorrichtung, computerlesbares Speichermedium und Computerprogramm-Element zum Überwachen eines Herstellungsprozesses einer Mehrzahl von physikalischen Objekten | |
DE102006009247A1 (de) | System und Verfahren zum Abschätzen der Kristallstruktur gestapelter Metallleitungen in Mikrostrukturen | |
DE102010030766A1 (de) | Teststruktur zum Steuern des Einbaus von Halbleiterlegierungen in Transistoren, die Metallgateelektrodenstrukturen mit großem Σ aufweisen | |
DE10122136B4 (de) | Grenzflächenhohlraumüberwachung in einem Damaszener-Prozess | |
DE112021003180T5 (de) | Verfahren zum beurteilen eines halbleiterwafers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |