DE10101074B4 - Schaltungsanordnung zur Ansteuerung einer Last - Google Patents

Schaltungsanordnung zur Ansteuerung einer Last Download PDF

Info

Publication number
DE10101074B4
DE10101074B4 DE2001101074 DE10101074A DE10101074B4 DE 10101074 B4 DE10101074 B4 DE 10101074B4 DE 2001101074 DE2001101074 DE 2001101074 DE 10101074 A DE10101074 A DE 10101074A DE 10101074 B4 DE10101074 B4 DE 10101074B4
Authority
DE
Germany
Prior art keywords
input
circuit arrangement
processing unit
signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2001101074
Other languages
English (en)
Other versions
DE10101074A1 (de
Inventor
Marcus Nübling
Holger Heil
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001101074 priority Critical patent/DE10101074B4/de
Publication of DE10101074A1 publication Critical patent/DE10101074A1/de
Application granted granted Critical
Publication of DE10101074B4 publication Critical patent/DE10101074B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H02M7/53875Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current with analogue control of three-phase output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

Schaltungsanordnung die folgende Merkmale aufweist:
– wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) zur Zuführung wenigstens eines Eingangssignals (SI1, SI2, SI3, SI4, SI5, SI6)
– wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) zur Bereitstellung wenigstens eines Ausgangssignals (SO1, SO2, SO3, SO4, SO5, SO6) für wenigstens eine Last (M2, M1, M4, M3, M6, M5)
– einen Steuereingang (IS) zur Zuführung eines Steuersignals (RS),
– eine erste Verarbeitungseinheit (30) mit wenigstens einem Eingang (31, 32, 33, 34, 35, 36), der an den wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) der Schaltungsanordnung gekoppelt ist, und mit wenigstens einem Ausgang (41, 42, 43, 44, 45, 46), der an den wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) der Schaltungsanordnung gekoppelt ist,
– eine zweite Verarbeitungseinheit (21; 22; 23, 24) zur Bereitstellung eines Einstellsignals (ES1; ES2; ES3, ES4),
– wenigstens ein Kopplungselement...

Description

  • Die vorliegende Erfindung betrifft eine Schaltungsanordnung zur Ansteuerung einer Last, insbesondere Mehrkanalschalter zum Ansteuern mehrerer Lasten und sogenannte Treiber-ICs.
  • Derartige Schaltungsanordnungen weisen üblicherweise eine Anzahl von Eingängen zur Zuführung von Eingangssignalen und eine Anzahl von Ausgängen zur Bereitstellung von Ausgangssignalen auf, wobei die Ausgänge an Lasten anschließbar sind. Eine in derartigen Schaltungsanordnungen vorhandene Verarbeitungseinheit erzeugt aus den Eingangssignalen zur Ansteuerung der Last geeignete Ausgangssignale, wobei abhängig von den anzusteuernden Lasten zwischen Ausgänge der Verarbeitungseinheit und die Ausgänge der Schaltungsanordnung Treiberstufen geschaltet sein können, welche die Ausgangssignale der Verarbeitungseinheit auf einen zur Ansteuerung der Last geeigneten Pegel bringen.
  • Bei derartigen Schaltungsanordnungen ist es weiterhin bekannt, bestimmte Betriebseigenschaften von außen einzustellen. Bei der Ansteuerung von Leistungstransistoren können diese Betriebseigenschaften beispielsweise Verzögerungszeiten betreffen, nach denen die Transistoren nach Vorliegen einer entsprechenden Schaltflanke eines der Eingangssignale am Eingang der Schaltungsanordnung leiten oder sperren sollen. Einstellbar ist auch die Zeitdauer, innerhalb der der Leistungstransistor vom leitenden in den sperrenden Zustand übergeht, und umgekehrt. So sollte ein durch die Schaltungsanordnung angesteuerter Leistungstransistor, der eine induktive Last schaltet, nicht abrupt sperren, um hohe durch die Last induzierte Spannungen zu vermeiden, während der Leistungstransistor bei Ansteuern einer ohmschen Last wesentlich schneller sperren darf.
  • Diese Betriebseigenschaften werden bei herkömmlichen integrierten Mehrkanalschaltern oder bei Treiber-ICs zu Beginn im Rahmen eines Initialisierungsschrittes eingestellt. Dazu werden dem Baustein über speziell dafür vorgesehene Eingänge Signale zur Einstellung der die Betriebseigenschaften mitbestimmenden Parameter zugeführt. Mit der Anzahl der einstellbaren Parameter steigt dabei die Anzahl der Anschlusspins des Bausteins. Aufgrund des begrenzten Umfangs des Bausteins bzw. der begrenzten Fläche des Bausteins ist allerdings die Anzahl der maximal möglichen Anschlusspins begrenzt. Diese Beschränkungen bezüglich der Anzahl der Anschlusspins werden mit steigender Komplexität und Funktionalität der Bausteine zu einem Problem.
  • Zur Zuführung der Signale zur Einstellung der Betriebsparameter ist es ferner bekannt, digitale Schnittstellen an dem Baustein vorzusehen, wofür ebenfalls mehrere Anschlusspins erforderlich sind.
  • Die EP 0939408 A1 beschreibt eine Schaltungsanordnung mit einem Eingang und einem Ausgang und einer zwischen den Eingang und den Ausgang geschalteten Verarbeitungseinheit. Bei dieser Schaltungsanordnung sind abhängig von einem Ansteuersignal zwei Betriebsmodi einstellbar, wobei Schaltschwelle und Ausgangsstrom der Schaltungsanordnung modifizierbar sind.
  • Die EP 1032131 A1 beschreibt eine H-Brückenschaltung zur Ansteuerung eines induktiven Bauelements, das zwischen Anschlussklemmen von vier zu einer H-Brücke verschalteten Transistoren geschaltet ist. Ansteuerschaltungen für zwei der Brückentransistoren umfassen jeweils eine programmierbare Schaltung, die dazu ausgebildet ist, den Ausgang der jeweiligen Treiberschaltung kapazitiv an eine Pull-Up-Spannung zu koppeln, um den Strom des durch die jeweilige Ansteuerschaltung angesteuerten Transistors für einen optimalen Daten-Transfer zu maximieren.
  • Die EP 0443585 B1 beschreibt ein Verfahren zum Steuern eines zur Ansteuerung eines Motors verwendeten Inverters wobei mehrere Werte für Betriebsbefehle in einem Speicher abgespeichert werden. Die Befehle werden dabei zu Befehlsgruppen zusammengefasst, wobei jede Gruppe Befehle und zugehörige Befehlswerte umfasst und jede Befehlsgruppe separat aufgerufen werden kann.
  • Ziel der vorliegenden Erfindung ist es, eine Schaltungsanordnung mit wenigstens einem Eingang zur Zuführung von Eingangssignalen und mit wenigstens einem Ausgang zur Bereitstellung eines Ausgangssignals zur Verfügung zu stellen, bei der wenigstens ein Betriebsparameter von außen einstellbar ist.
  • Dieses Ziel wird durch eine Schaltungsanordnung gemäß den Merkmalen des Anspruchs 1 und ein Verfahren gemäß den Merkmalen des Anspruchs 10 gelöst.
  • Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die erfindungsgemäße Schaltungsanordnung weist neben wenigstens einem Eingang zur Zuführung eines Eingangssignale und wenigstens einem Ausgang zur Bereitstellung eines Ausgangs signals einen Steuereingang zur Zuführung eines Steuersignals, eine erste Verarbeitungseinheit, eine zweite Verarbeitungseinheit und wenigstens ein Kopplungselement, das zwischen die wenigstens eine Eingangsklemme und die zweite Verarbeitungseinheit geschaltet ist und dem das Steuersignal zugeführt ist, auf. Die erste Verarbeitungseinheit ist sowohl an die Eingänge als auch an die Ausgänge gekoppelt und dient zur Erzeugung eines geeigneten Ansteuersignals für eine an den wenigstens einen Ausgang angeschlossene Last, wobei bei einer Ausführungsform der Erfindung eine Treiberstufe zwischen die Verarbeitungseinheit und den Ausgang geschaltet ist. Die zweite Verarbeitungseinheit dient zur Bereitstellung eines Einstellsignals zur Einstellung eines Betriebsparameters der Schaltungsanordnung.
  • Vorzugsweise sind bei der erfindungsgemäßen Schaltungsanordnung mehrere Eingänge und mehrere Ausgänge vorgesehen, wobei zwischen wenigstens einige der Eingänge und die zweite Verarbeitungseinheit jeweils ein Kopplungselement geschaltet ist.
  • Das Kopplungselement führt der zweiten Verarbeitungseinheit ein am Eingang anliegendes Signal, bzw. die an den Eingängen anliegenden Signale nach Maßgabe des Steuersignals zu. Über das Steuersignal an dem Steuereingang sind damit zwei Betriebsmodi der Schaltungsanordnung einstellbar: ein Initialisierungsmodus, bei welchem das Eingangssignal/die Eingangssignale über die Kopplungselemente der zweiten Verarbeitungseinheit zur Bereitstellung eines Einstellsignals zugeführt werden, und ein Betriebsmodus, bei welchem das Eingangssignal/die Eingangssignale der ersten Verarbeitungseinheit zugeführt werden.
  • Bei der erfindungsgemäßen Schaltungsanordnung ist neben Anschlusspins für die Eingänge zur Zuführung der Eingangssignale und Anschlusspins für die Ausgänge zur Bereitstellung der Ausgangssignale lediglich ein weiterer Anschlusspin für den Steuereingang zur Zuführung des Steuersignals erforderlich.
  • Dieser Steuereingang kann gleichzeitig als sogenannter Reset-Eingang dienen, über welchen die Schaltungsanordnung in einen Ausgangszustand zurückversetzt werden kann. Der Steuereingang ist in diesem Fall auch an die erste Verarbeitungseinheit angeschlossen. Zu Beginn des Initialisierungsmodus findet dann gleichzeitig ein Reset der ersten Verarbeitungseinheit statt.
  • Die Zuführung der Signale zur Einstellung eines oder mehrerer Betriebsparameter erfolgt bei der erfindungsgemäßen Schaltungsanordnung über die Eingänge, die ohnehin zur Zuführung der Eingangssignale während des "normalen" Betriebs der Schaltungsanordnung vorhanden sind.
  • Das wenigstens eine Kopplungselement ist gemäß einer Ausführungsform ein Speicherelement, das bei einem ersten Pegel des Steuersignals den Wert des gerade anliegenden Eingangssignals speichert. Der Wert bleibt dabei so lange gespeichert, bis das Steuersignal von einem zweiten Pegel, bei dem kein Speichervorgang erfolgt, erneut auf den ersten Pegel zur Durchführung eines erneuten Speichervorgangs wechselt. Das Speicherelement ist vorzugsweise ein RS-Flip-Flop mit einem Set- und einem Reset-Eingang.
  • Gemäß einer weiteren Ausführungsform der Erfindung ist vorgesehen, dass das Kopplungselement ein ansteuerbarer Schalter ist, der den wenigstens einen Eingang nach Maßgabe des Steuersignals mit der zweiten Verarbeitungseinheit verbindet.
  • Das Kopplungselement kann weiterhin als Umschalter ausgebildet sein, der den wenigstens einen Eingang nach Maßgabe des Steuersignals mit der zweiten Verarbeitungseinheit oder der ersten Verarbeitungseinheit verbindet.
  • Bei einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung, die mehrere Eingänge aufweist, ist wenigstens eine weitere Verarbeitungseinheit zur Bereitstellung eines weiteren Einstellsignals vorgesehen, wobei die weitere Verarbei tungseinheit ebenfalls über wenigstens ein Kopplungselement an wenigstens einen der Eingänge gekoppelt ist. Bei dieser Ausführungsform dient somit während des Initialisierungsmodus ein Eingang oder es dienen einige der Eingänge zur Zuführung von Signalen zu der zweiten Verarbeitungseinheit und ein anderer Eingang oder andere der Eingänge dienen zur Zuführung von Signalen zu der weiteren Verarbeitungseinheit. Bei dieser Ausführungsform der Erfindung sind mehr als ein Betriebsparameter einstellbar.
  • Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigt
  • 1 eine erfindungsgemäße Schaltungsanordnung zur Ansteuerung einer Last mit Flip-Flops als Kopplungselementen, wobei Ausgänge der Schaltungsanordnung an eine Brückenschaltung angeschlossen sind,
  • 2 eine erfindungsgemäße Schaltungsanordnung mit ansteuerbaren Schaltern als Kopplungselementen,
  • 3 eine erfindungsgemäße Schaltungsanordnung mit Umschaltern als Kopplungselementen,
  • 4 eine erfindungsgemäße Schaltungsanordnung gemäß einer weiteren Ausführungsform mit einem Digital-Analog-Wandler als zweiter Verarbeitungseinheit,
  • 5 eine erfindungsgemäße Schaltungsanordnung mit einer zweiten Verarbeitungseinheit und einer weiteren Verarbeitungseinheit.
  • In den Figuren bezeichnen, sofern nicht anders angegeben gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 1, die Eingänge IL1, IH1, IL2, IH2, IL3, IH4 zur Zuführung von Eingangsignalen SI1, SI2, SI3, SI4, SI5, SI6 und Ausgangsklemmen OL1, OH1, OL2, OH2, OL3, OH3 zur Bereitstellung von Ausgangssignalen SO1, SO2, SO3, SO4, SO5, SO6 aufweist. Zur Veranschaulichung der Funktionsweise der Schaltungsanordnung 1 ist eine Last 2 an die Ausgangsklemmen OL1-OH3 in 1 angeschlossen. Die Last 2 weist in dem Ausführungsbeispiel eine drei Halbbrücken aufweisende Brückenschaltung zur Ansteuerung eines Motors MO mit drei Induktivitäten L1, L2, L3 auf. Jede Halbbrückenschaltung besteht dabei aus der Reihenschaltung eines als High-side-Schalter wirkenden ersten Transistors M1, M3, M5 und eines als Low-side-Schalter wirkenden zweiten Transistors M2, M4, M6. Gate-Anschlüsse der Transistoren M1-M6 sind an jeweils einen der Ausgänge OL1-OH3 zur Ansteuerung angeschlossen. Aufgabe der Schaltungsanordnung 1 ist es in dem Ausführungsbeispiel die Transistoren M1-M6 so gegeneinander versetzt zu schalten, dass in dem Motor ein Drehfeld erzeugt wird.
  • Die Ansteuerung der Transistoren M1-M6 an den Ausgängen OL1-OH3 erfolgt nach Maßgabe der Eingangssignale SI1-SI6, wobei diese Eingangssignale beispielsweise von einem nicht näher dargestellten Mikrocontroller zur Verfügung gestellt werden. Aufgabe der Schaltungsanordnung 1 ist es dabei im Wesentlichen, die Eingangssignale SI1-SI6 in zur Ansteuerung der Transistoren M1 – M6 geeignete Ausgangssignale SO1-SO6 umzusetzen. Bei dem Ausführungsbeispiel gemäß 1 entspricht die Anzahl der Eingänge der Anzahl der Ausgänge, d.h. jeweils ein Ausgangssignal SO1-SO6 wird abhängig von einem der Eingangssignale SI1-SI6 erzeugt. So erfolgt die Ansteuerung des Transistors M2 beispielsweise abhängig von dem Ausgangssignal OL1, welches abhängig von dem Eingangssignal IL1 erzeugt wird, usw.
  • Die Schaltungsanordnung 1 weist eine erste Verarbeitungseinheit 30 mit Eingängen 31, 32, 33, 34, 35, 36 auf, wobei jeweils einer der Eingänge 31-36 der ersten Verarbeitungseinheit 30 an einen der Eingänge IL1-IH3 der Schaltungsanordnung 1 angeschlossen ist. Ausgänge 41, 42, 43, 44, 45, 46 der ersten Verarbeitungseinheit 30 sind an die Ausgänge OL1-OH3 der Schaltungsanordnung 1 gekoppelt, wobei in dem Ausführungsbeispiel zwischen jeden der Ausgänge 41-46 der ersten Verarbeitungseinheit 40 und den jeweiligen Ausgang OL1-OH3 der Schaltungsanordnung 1 eine Treiberstufe DL1, DH1, DL2, DH3, DL3, DH3 geschaltet ist. Die Treiberstufen DL1-DH3 dienen unter anderem dazu, Ausgangssignale der ersten Verarbeitungseinheit 30 in Ausgangssignale OL1-OH3 umzusetzen, welche einen zur Ansteuerung der Transistoren M1-M6 geeigneten Pegel aufweisen. Die Treiberschaltungen DL1-DH3 können auch Schutzschaltungen beinhalten, welche den jeweils angeschlossenen Transistor M1-M6 beispielsweise bei Vorliegen eines Kurzschlusses der Last abschalten. Derartige Treiberschaltungen mit integrierten Schutzfunktionen sind nach dem Stand der Technik hinlänglich bekannt, auf eine detaillierte Beschreibung von deren Aufbau und deren weiterer Verschaltung mit der jeweils angeschlossenen Last wird daher verzichtet.
  • Die erfindungsgemäße Schaltungsanordnung 1 weist weiterhin eine zweite Verarbeitungseinheit 21 zur Bereitstellung eines Einstellsignals ES1 auf, wobei die Verarbeitungseinheit 21 über Kopplungselemente, die in dem Beispiel als Flip-Flops FF1, FF2, FF3, FF4, FF5, FF6 ausgebildet sind, an die Eingänge IL1-IH3 gekoppelt ist. Der zweiten Verarbeitungseinheit 21 werden dabei nach Maßgabe eines Steuersignals RS, welches an einen Steuereingang IS der Schaltungsanordnung 1 zur Verfügung steht, die Eingangssignale SI1-SI6 zugeführt.
  • Das Einstellsignal ES1 dient zur Einstellung eines Betriebsparameters der Schaltungsanordnung 1 und ist in dem Beispiel gemäß 1 der ersten Verarbeitungseinheit 30 zugeführt.
  • Ein solcher Betriebsparameter betrifft bei der Ansteuerung von Brückenschaltungen beispielsweise die sogenannte "Totzeit". Bei Brückenschaltungen sollte zur Minimierung der Verlustleistung verhindert werden, dass die beiden in Reihe geschalteten Transistoren jeder Halbbrücke, im vorliegenden Fall M1 und M2, M3 und M4, M5 und M6, gleichzeitig leiten. Es ist daher Aufgabe der ersten Verarbeitungseinheit 30, die Ansteuersignale für die Transistoren M1-M6 so zu erzeugen, dass aus Sicherheitsgründen innerhalb einer "Totzeit" keiner der beiden in Reihe geschalteten Transistoren leitet, selbst wenn bereits ein entsprechendes Eingangssignal SI1-SI6 vorliegt, nach dessen Maßgabe einer der beiden Transistoren leiten soll. Die einzustellende Totzeit ist dabei abhängig von den Schalteigenschaften der verwendeten Transistoren. Es ist daher erstrebenswert, diese Totzeit bei Beginn des Betriebs der Schaltungsanordnung abhängig von den verwendeten Transistoren, bzw. allgemein abhängig von den anzusteuernden Lasten einzustellen. Geeignete Werte zur Einstellung dieser Totzeit wurden der Schaltungsanordnung 1 dabei von außen zugeführt.
  • Bei der erfindungsgemäßen Schaltungsanordnung erfolgt die Zuführung dieser Signale, abhängig von denen der Betriebsparameter eingestellt wird, über die ohnehin vorhandenen Eingänge IL1-IH3 der Schaltungsanordnung, wobei mittels des am Steuereingang IS anliegenden Steuersignals RS die Schaltungsanordnung 1 in zwei verschiedene Betriebsmodi geschaltet werden kann, nämlich einen Initialisierungsmodus, bei welchem der zweiten Verarbeitungseinheit 21 die Eingangssignale SI1-SI6 zur Bereitstellung des Einstellsignals ES1 zugeführt werden, und einen Betriebsmodus, bei welchem die Eingangssignale SI1-SI6 nicht der zweiten Verarbeitungseinheit 21 sondern der ersten Verarbeitungseinheit 30 zugeführt werden. Sowohl die Eingangssignale SI1-SI6 als auch das Steuersignal RS werden vorzugsweise von einer Steuerschaltung, beispielsweise einem Mikrocontroller, zugeführt, welcher derart programmiert ist, dass der Schaltungsanordnung 1 während des Initialisierungsmodus geeignete Signale an den Eingängen IL1-IH3 zugeführt werden, aus welchen die zweite Verarbeitungseinheit 21 das Einstellsignal ES1 generiert. Während des Betriebsmodus werden den Eingängen dann Ansteuersignale zugeführt, nach deren Maßgabe die Ausgangssignale SO1-SO6 erzeugt werden, abhängig von denen die Transistoren M1-M6 angesteuert werden.
  • Bei dem Ausführungsbeispiel gemäß 1 sind die Eingänge IL1-IH3 der Schaltungsanordnung 1 direkt an die Eingänge 31-36 der ersten Verarbeitungseinheit 30 angeschlossen. Dies bedeutet, dass der ersten Verarbeitungseinheit 30 auch während der Initialisierungsphase Signale von den Eingängen IL1-IH3 zugeführt werden. Im vorliegenden Beispiel ist der Steuereingang IS an einen Reset-Eingang 37 der ersten Verarbeitungseinheit 30 angeschlossen, über welchen die erste Verarbeitungseinheit 30 zurückgesetzt werden kann. Dadurch erfolgt während der Initialisierungsphase gleichzeitig ein Rücksetzen der ersten Verarbeitungseinheit 30, während der keine Ausgangssignale an den Ausgängen 41-46 erzeugt werden, so dass die während der Initialisierungsphase an den Eingängen 31-36 anliegenden Signale, die für die zweite Verarbeitungseinheit 21 bestimmt sind, nicht zu einer Ansteuerung der Transistoren M1-M6 führen können.
  • Die Flip-Flops FF1-FF6 sind vorzugsweise sogenannte D-Flip-Flops, wobei das Steuersignal RS dem Takteingang des jeweiligen Flip-Flops FF1-FF6 zugeführt ist und wobei die Eingangssignale SI1-SI6 jeweils einem Dateneingang der Flip-Flops FF1-FF6 zugeführt sind. Nimmt das Steuersignal RS dabei beispielsweise einen oberen Signalpegel an, so speichert das jeweilige Flip-Flop FF1-FF6 den gerade anliegenden Wert des Eingangssignals SI1-SI6 und stellt diesen an seinem Ausgang der zweiten Verarbeitungseinheit 21 zur Verfügung. Die Schaltungsanordnung 1 befindet sich dann bei dem oberen Signalpegel des Steuersignals RS im Initialisierungsmodus. Das während des Initialisierungsmodus an den Eingängen IL1-IH3 anliegende Bitmuster wird somit in den Flip-Flops FF1-FF6 gespeichert und der zweiten Verarbeitungseinheit 21 zur Verfü gung gestellt, welche daraus das Einstellsignal ES1 generiert. Sinkt das Steuersignal RS anschließend auf einen unteren Signalpegel, so bleibt dieses Bitmuster gespeichert, bis in einer nächsten Initialisierungsphase der Signalpegel des Steuersignals RS wieder ansteigt.
  • Bei der erfindungsgemäßen Schaltungsanordnung 1 werden damit die zur Einstellung von Betriebsparametern erforderlichen Informationen über ohnehin vorhandene Eingänge zugeführt, wobei diese Signale nach Maßgabe des Steuersignals RS der zweiten Verarbeitungseinheit 21 über die Kopplungselemente FF1-FF6 zugeführt werden.
  • 2 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei welcher die Kopplungselemente als ansteuerbare Schalter S1, S2, S3, S4, S5, S6 ausgebildet sind, die durch das Steuersignal RS am Steuereingang IS angesteuert sind. Dabei ist jeweils ein Schalter S1-S6 zwischen einen der Eingänge IL1-IH3 der Schaltungsanordnung 1 und jeweils einen von mehreren Eingängen der zweiten Auswerteschaltung 21 geschaltet. Die erste Verarbeitungseinheit 30 ist dabei über Eingänge 31-36 direkt an die Eingänge IL1 bis IH3 der Schaltungsanordnung 1 angeschlossen. Anders als bei dem Ausführungsbeispiel gemäß 1 findet bei der Schaltungsanordnung 1 gemäß 2 keine Speicherung des an den Eingängen IL1-IH3 während der Initialisierungsphase anliegenden Bitmusters statt. Bei dem Ausführungsbeispiel gemäß 2 werden die Signale an den Eingängen IL1-IH3 nur solange der zweiten Auswerteschaltung zugeführt, solange der Schalter S1-S6 angesteuert durch das Steuersignal RS während der Initialisierungsphase leiten. Ein während der Initialisierungsphase erzeugtes Einstellsignal ES1 wird dabei vorzugsweise in der zweiten Verarbeitungseinheit 21 gespeichert, um dieses Einstellsignal ES1 auch nach Öffnen der Schalter S1-S6 in der zweiten Verarbeitungseinheit zur Verfügung zu haben. Um zu verhindern, dass sich das Einstellsignal ES1 ändert, wenn sich die Schalter S1-S6 öffnen und dann eine Änderung der Signale an den Eingängen der zwei ten Verarbeitungseinheit 21 auftritt, ist in der zweiten Verarbeitungseinheit 21 vorzugsweise eine Maßnahme dahingehend getroffen, dass sich das Einstellsignal ES1 nicht ändert, wenn an den Eingängen der zweiten Verarbeitungseinheit 21 lauter gleiche Signale anliegen, wie dies der Fall ist, wenn alle Schalter S1-S6 sperren.
  • 3 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung 1, bei welcher die Schalter S1-S6 als Umschalter ausgebildet sind, die abhängig von dem Steuersignal RS angesteuert sind. Die Schalter S1-S6 sind dabei während der Initialisierungsphase, beispielsweise dann, wenn das Steuersignal RS den oberen Signalpegel annimmt, so angesteuert, dass sie die Eingänge IL1-IH3 jeweils mit einem Eingang der zweiten Verarbeitungseinheit 21 verbinden und dass sie während des Betriebsmodus, beispielsweise bei Vorliegen eines unteren Signalpegels des Steuersignals RS, jeweils einen der Eingänge IL1-IH3 der Schaltungsanordnung 1 mit jeweils einem der Eingänge 31-36 der ersten Auswerteschaltung verbinden.
  • 4 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Schaltungsanordnung 1, welche sich von der in 1 dargestellten dadurch unterscheidet, dass eine zweite Verarbeitungseinheit 22 als Digital-Analog-Wandler ausgebildet ist, an dessen Ausgang ein zweites Einstellsignal ES2 zur Verfügung steht, welches den Treiberschaltungen DL1-DH3 an einem weiteren Eingang zugeführt ist. Wie bereits erwähnt, können in den Treiberschaltungen DL1-DH3 Maßnahmen zum Schutz der angesteuerten Transistoren M1-M6 bei einem Kurzschluss der Last vorhanden sein. Dazu wird in den Treiberschaltungen DL1-DH3 in einer nicht näher dargestellten Weise der Strom durch den jeweiligen Transistor M1-M6 bzw. dessen Drain-Source-Spannung erfasst, um den jeweiligen Transistor bei Vorliegen eines Kurzschlusses abzuschalten. Das zweite Einstellsignal ES2 gibt dabei vor, ab welcher Drain-Source-Spannung an dem Transistor ein Kurzschluss angenommen und der jeweilige Transistor abgeschaltet wird. Der Digital-Analog-Wandler 22 ist in dem Ausführungsbeispiel gemäß 4 als 4-Bit-Wandler ausgebildet, der Eingänge aufweist, die an die Flip-Flops FF1, FF2, FF3, FF4 angeschlossen sind. Abhängig von dem während der Initialisierungsphase an den Eingängen IL1, IH1, IL2, IH3 anliegende Bitmuster steht am Ausgang des Digital-Analog-Wandlers ein Analogsignal zur Verfügung, welches 24 = 16 unterschiedliche Werte annehmen kann.
  • Die Flip-Flops FF5, FF6 sind bei dem Ausführungsbeispiel gemäß 4 nicht genutzt und könnten auch weggelassen werden.
  • 5 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung 1, bei welcher neben einer zweiten Auswerteschaltung 23 zur Bereitstellung eines Einstellsignals ES3 eine weitere Auswerteschaltung 24 zur Bereitstellung eines weiteren Auswertesignals ES4 vorhanden ist. Die zweite Auswerteschaltung 23 ist dabei über die Flip-Flops FF1, FF2 an die Eingänge IL1, IH1 gekoppelt und die weitere Auswerteschaltung 24 ist über die Flip-Flops FF3, FF4, FF5, FF6 an die Eingänge IL1, IL2, IH2, IL3, IH2 gekoppelt. Während der Initialisierungsphase werden bei dieser Schaltungsanordnung 1 zwei Einstellsignale ES3, ES4 durch die Auswerteschaltungen 23, 24 bereitgestellt, wodurch bei dieser Ausführungsform die Schaltungsanordnung 1 zwei Betriebsparameter zu Beginn des Betrieb der Schaltungsanordnung 1 eingestellt werden können. Die Einstellsignale ES3, ES4 sind in diesem Ausführungsbeispiel der ersten Auswerteschaltung 30 zugeführt, jedoch sind beliebige Variationen denkbar, das heißt beide Einstellsignale ES3, ES4 können auch einer oder mehrerer der Treiberschaltungen DL1-DH3 zugeführt werden oder eines der Einstellsignal ES3, ES4 kann der ersten Auswerteschaltung 30 und das andere Einstellsignal kann einer oder mehrerer der Treiberschaltungen DL1-DH3 zugeführt werden.
  • Mit zunehmender Anzahl von Eingängen sind beliebig viele weitere Auswerteschaltungen zur Bereitstellung von Einstellsignalen während der Initialisierungsphase der Schaltungsanordnung 1 möglich.
  • 1
    Schaltungsanordnung
    2
    Last
    21
    zweite Auswerteschaltung
    22
    Digital-Analog-Wandler
    23
    zweite Verarbeitungseinheit
    24
    weitere Verarbeitungseinheit
    30
    erste Auswerteschaltung
    31-36
    Eingänge
    37
    Reset-Eingang
    41-46
    Ausgänge
    DL1, DH1,
    DL2, DH2,
    DL3, DH3
    Treiberstufen
    ES1, ES2,
    ES3, ES4
    Einstellsignale
    FF1, FF2,
    FF3, FF4,
    FF5
    Flip-Flops
    IL1, IH1,
    IL2, IH2,
    IL3, IH3
    Eingänge
    IS
    Steuereingang
    L1-L3
    Induktivitäten
    M1-M6
    Transistoren
    OL1, OH2,
    OL2, OH2,
    OL3, OH3
    Ausgänge
    RS
    Steuersignal
    S1-S6
    Schalter, Umschalter
    VCC, GND
    Versorgungspotential

Claims (12)

  1. Schaltungsanordnung die folgende Merkmale aufweist: – wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) zur Zuführung wenigstens eines Eingangssignals (SI1, SI2, SI3, SI4, SI5, SI6) – wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) zur Bereitstellung wenigstens eines Ausgangssignals (SO1, SO2, SO3, SO4, SO5, SO6) für wenigstens eine Last (M2, M1, M4, M3, M6, M5) – einen Steuereingang (IS) zur Zuführung eines Steuersignals (RS), – eine erste Verarbeitungseinheit (30) mit wenigstens einem Eingang (31, 32, 33, 34, 35, 36), der an den wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) der Schaltungsanordnung gekoppelt ist, und mit wenigstens einem Ausgang (41, 42, 43, 44, 45, 46), der an den wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) der Schaltungsanordnung gekoppelt ist, – eine zweite Verarbeitungseinheit (21; 22; 23, 24) zur Bereitstellung eines Einstellsignals (ES1; ES2; ES3, ES4), – wenigstens ein Kopplungselement (FF1, FF2, FF3, FF4, FF5, FF6; S1, S2, S3, S4, S5, S6), das zwischen den wenigstens einen Eingang der Schaltungsanordnung (IH1, IL1, IH2, IL2, IH3, IL3) und die zweite Verarbeitungseinheit (21; 22; 23, 24) geschaltet ist, und dem das Steuersignal zugeführt ist, wobei – die Schaltungsanordnung mittels des Steuersignals (RS) in zwei verschiedene Betriebsmodi geschaltet werden kann: einen Initialisierungsmodus, bei welchem der zweiten Verarbeitungseinheit (21) das wenigstens eine Eingangssignal (SI1-SI6) zur Bereitstellung des Einstellsignals (ES1) zugeführt wird, oder einen Betriebsmodus, bei welchem das wenigstens eine Eingangssignal (SI1-SI6) nur der ersten Verarbeitungseinheit (30) zugeführt wird, wobei das Einstellsignal (ES1) während des Betriebsmodus beibehalten wird.
  2. Schaltungsanordnung nach Anspruch 1, bei der das wenigstens eine Kopplungselement (FF1, FF2, FF3, FF4, FF5, FF6) ein Flip-Flop ist, das einen ersten Eingang zur Zuführung des Steuersignals und einen zweiten Eingang zur Zuführung des wenigstens einen Eingangssignals aufweist.
  3. Schaltungsanordnung nach Anspruch 1, bei der das wenigstens eine Kopplungselement ein steuerbarer Schalter (S1, S2, S3, S4, S5, S6) mit einer Laststrecke und einem Steueranschluss ist, wobei die Laststrecke zwischen dem wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) und der zweiten Verarbeitungseinheit (21) verschaltet ist und wobei dem Steueranschluss das Steuersignal zugeführt ist.
  4. Schaltungsanordnung nach Anspruch 1, bei der das wenigstens eine Kopplungselement ein Umschalter (S1, S2, S3, S4, S5, S6) ist, der den wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) nach Maßgabe des Steuersignals (RS) entweder mit der zweiten Verarbeitungseinheit (21) oder mit der ersten Verarbeitungseinheit (30) verbindet.
  5. Schaltungsanordnung nach einem der vorangehenden Ansprüche 1-3, bei der der wenigstens eine Eingang (IH1, IL1, IH2, IL2, IH3, IL3) an den wenigstens einen Eingang (31, 32, 33, 34, 35, 36) der ersten Verarbeitungseinheit (30) angeschlossen ist.
  6. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der wenigstens eine Treiberstufe zwischen den wenigstens einen Ausgang (41, 42, 43, 44, 45, 46) der ersten Verarbeitungseinheit (30) und den wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) der Schaltungsanordnung geschaltet ist.
  7. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der das Einstellsignal (ES1) der zweiten Verarbeitungseinheit (21) der ersten Verarbeitungseinheit (30) zugeführt ist.
  8. Schaltungsanordnung nach Anspruch 5, bei der die erste Verarbeitungseinheit (30) ein an dem wenigstens einen Ausgang 41, 42, 43, 44, 45, 46) zur Verfügung stehendes Signal abhängig von einem an dem wenigstens einen Eingang (31, 32, 33, 34, 35, 36) zur Verfügung stehenden Signal und dem Einstellsignal erzeugt.
  9. Schaltungsanordnung nach einem der vorangehenden Ansprüche 6-8, bei der das Einstellsignal der wenigstens einen Treiberstufe zugeführt ist.
  10. Verfahren zur Bereitstellung eines Einstellsignals (ES1; ES2; ES3, ES4) in einer Schaltungsanordnung zur Ansteuerung wenigstens einer Last, die folgende Merkmale aufweist: – wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) zur Zuführung wenigstens eines Eingangssignals (SI1, SI2, SI3, SI4, SI5, SI6), – wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) zur Bereitstellung wenigstens eines Ausgangssignals (SO1, SO2, SO3, SO4, SO5, SO6) und zum Anschließen an die wenigstens eine Last (M2, M1, M4, M3, M6, M5), – einen Steuereingang (IS) zur Zuführung eines Steuersignals (RS), – eine erste Verarbeitungseinheit (30) mit wenigstens einem Eingang (31, 32, 33, 34, 35, 36), der an den wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3) der Schaltungsanordnung gekoppelt ist, und mit wenigstens einem Ausgang (41, 42, 43, 44, 45, 46), der an den wenigstens einen Ausgang (OH1, OL1, OH2, OL2, OH3, OL3) der Schaltungsanordnung gekoppelt ist, – eine zweite Verarbeitungseinheit (21; 22; 23, 24) zur Bereitstellung eines Einstellsignals (ES1; ES2; ES3, ES4), – wenigstens ein Kopplungselement (FF1, FF2, FF3, FF4, FF5, FF6; S1, S2, S3, S4, S5, S6), das zwischen den wenigstens einen Eingang der Schaltungsanordnung (IH1, IL1, IH2, IL2, IH3, IL3) und die zweite Verarbeitungseinheit (21; 22; 23, 24) geschaltet ist, und welches das wenigstens eine Eingangssignal (SI1, SI2, SI3, SI4, SI5, SI6) nach Maßgabe des Steuersignals (RS) der zweiten Verarbeitungseinheit (21; 22; 23, 24) zuführt, wobei das Verfahren folgende Merkmale aufweist: – Anlegen des Steuersignals (RS) an den Steuereingang (IS), um die Schaltungsanordnung in einen von zwei verschiedenen Betriebsmodi zu schalten: einen Initialisierungsmodus oder einen Betriebsmodus, – Anlegen des wenigstens einen Eingangssignals (SI1, SI2, SI3, SI4, SI5, SI6) an den wenigstens einen Eingang (IH1, IL1, IH2, IL2, IH3, IL3), – wobei während des Initialisierungsmodus das wenigstens eine Eingangssignal (SI1-SI6) der zweiten Verarbeitungseinheit (21) zur Bereitstellung des Einstellsignals (ES1) zugeführt wird, – wobei während des Betriebsmodus das Eingangssignal (SI1-SI6) nur der ersten Verarbeitungseinheit (30) zugeführt wird, wobei das Einstellsignal (ES1) während des Betriebsmodus beibehalten wird.
  11. Verwendung einer Schaltungsanordnung nach einem der vorangehenden Ansprüche 1-9 zur Ansteuerung von wenigstens zwei Halbleiterschaltelementen.
  12. Verwendung einer Schaltungsanordnung nach einem der vorangehenden Ansprüche 1-9 zur Ansteuerung von Halbleiterschaltern einer Brückenschaltung.
DE2001101074 2001-01-11 2001-01-11 Schaltungsanordnung zur Ansteuerung einer Last Expired - Fee Related DE10101074B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001101074 DE10101074B4 (de) 2001-01-11 2001-01-11 Schaltungsanordnung zur Ansteuerung einer Last

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001101074 DE10101074B4 (de) 2001-01-11 2001-01-11 Schaltungsanordnung zur Ansteuerung einer Last

Publications (2)

Publication Number Publication Date
DE10101074A1 DE10101074A1 (de) 2002-08-01
DE10101074B4 true DE10101074B4 (de) 2005-05-19

Family

ID=7670289

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001101074 Expired - Fee Related DE10101074B4 (de) 2001-01-11 2001-01-11 Schaltungsanordnung zur Ansteuerung einer Last

Country Status (1)

Country Link
DE (1) DE10101074B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10217575A1 (de) * 2002-04-19 2003-11-13 Infineon Technologies Ag Ansteuerschaltung für einen Schalter in einem Schaltwandler und Verfahren zur Einstellung der Betriebsparameter einer Ansteuerschaltung
DE102006036569B4 (de) 2006-08-04 2015-02-26 Infineon Technologies Austria Ag Treiberschaltung eines Halbleiter-Leistungsschaltelementes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939408A1 (de) * 1998-02-26 1999-09-01 STMicroelectronics S.r.l. Schaltung zur Auswahl einer Betriebsspannung für nichtflüchtige Halbleiterspeicher
EP0443585B1 (de) * 1990-02-22 1999-12-15 Mitsubishi Denki Kabushiki Kaisha Vorrichtung und Verfahren zur Regelung eines Stromrichterbetriebes
EP1032131A2 (de) * 1999-02-25 2000-08-30 STMicroelectronics, Inc. Gerät und Methode zur Steuerung der Spulenwicklung eines Magnetschreibkopfes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0443585B1 (de) * 1990-02-22 1999-12-15 Mitsubishi Denki Kabushiki Kaisha Vorrichtung und Verfahren zur Regelung eines Stromrichterbetriebes
EP0939408A1 (de) * 1998-02-26 1999-09-01 STMicroelectronics S.r.l. Schaltung zur Auswahl einer Betriebsspannung für nichtflüchtige Halbleiterspeicher
EP1032131A2 (de) * 1999-02-25 2000-08-30 STMicroelectronics, Inc. Gerät und Methode zur Steuerung der Spulenwicklung eines Magnetschreibkopfes

Also Published As

Publication number Publication date
DE10101074A1 (de) 2002-08-01

Similar Documents

Publication Publication Date Title
DE69925104T2 (de) Schaltregler und lsi-system
DE3689296T2 (de) Ausgangsschaltung mit Pegelstabilisierung.
DE3783963T2 (de) Treiberschaltung mit einstellbarer impedanz.
DE10226066B4 (de) Pegelschieberschaltung und Leistungshalbleitervorrichtung
DE10235444B4 (de) Treibersteuerungseinrichtung, Leistungsumformungseinrichtung, Verfahren zur Steuerung einer Leistungsumformungseinrichtung und Verfahren zum Gebrauch einer Leistungsumformungseinrichtung
DE102008034109B4 (de) Schaltung zur Nachbildung einer elektrischen Last
DE102007052143A1 (de) Halbleitervorrichtung
DE60222650T2 (de) Resonante logiktreiberschaltung
DE3844235A1 (de) Integrierte stromsensorkonfiguration fuer stromversorgungsanordnungen von wechselstrommotoren
DE102007009848B4 (de) Ansteuerschaltung
DE69308746T2 (de) Konfigurierbarer wechselrichter für 120 v oder240 v ausgangsspannung
DE10027575A1 (de) ARCP Mehrpunktstromrichter mit potentialvariablen Zwischenkapazitäten
DE102020000402A1 (de) Techniken für mehrphasige schaltende Kondensator-Spule Aufwärtswandler
DE19731691C1 (de) Leistungs-Schaltverstärker
EP0633662B1 (de) Schaltungsanordnung für einen Ringoszillator
DE69635767T2 (de) Cmos treiberschaltung
DE10328782B4 (de) Steuerschaltung für einen MOSFET zur Synchrongleichrichtung
DE10149585A1 (de) Integrierbare, steuerbare Verzögerungseinrichtung, Verwendung einer Verzögerungseinrichtung sowie Verfahren zum Betrieb einer Verzögerungseinrichtung
DE60120900T2 (de) Schaltkreis und verfahren zur hocheffizienten ansteuerung von piezoelektrischen lasten
DE4324138B4 (de) CMOS-Drei-Zustands-Pufferschaltung
DE102005022074A1 (de) Halbleitervorrichtung mit einer Leistungsschalterhalbleitervorrichtung
EP1087512A2 (de) ARCP Mehrpunktstromrichter mit potientialvariablen Zwischenkreiskapazitäten
DE102008026500A1 (de) Verfahren und Vorrichtung zur Regelung der Kommutierungsgeschwindigkeit zwischen in Reihe geschalteten leistungselektronischen Stellgliedern mit induktiver Last
DE10101074B4 (de) Schaltungsanordnung zur Ansteuerung einer Last
DE19837439C2 (de) Verfahren und Vorrichtung zum Erzeugen von Ansteuersignalen für eine Leistungsendstufe und Leistungsendstufe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee