DE10058969A1

DE10058969A1 - Zellenfeld für einen Halbleiterspeicher mit funktionalen Speicherzellen und Dummy-Speicherzellen

Info

Publication number: DE10058969A1
Application number: DE2000158969
Authority: DE
Inventors: Stephan Schroeder; Manfred Proell; Rupert Lukas; Herbert Benzinger
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2000-11-28
Filing date: 2000-11-28
Publication date: 2002-06-13

Abstract

Die Erfindung betrifft ein Zellenfeld (1) eines Halbleiterspeichers mit über Datenleitungen (WL, BL) beschreibbaren funktionalen Speicherzellen (6) und Dummy-Speicherzellen (7) an mindestens einem Randbereich des Zellenfelds (1). Die Dummy-Speicherzellen (7) werden an eine erfindungsgemäß vorgesehene Dummy-Datenleitung (DWL1, DWL2, DBL1, DBL2) angeschlossen, um die Dummy-Speicherzellen (7) zu adressieren. Bei dem erfindungsgemäßen Verfahren ist vorgesehen, dass die funktionalen Speicherzellen (6) und die Dummy-Speicherzellen (7) über die Datenleitungen (WL, BL) und die Dummy-Datenleitung (DWL1, DWL2, DBL1, DBL2) beschrieben und anschließend ausgelesen werden, wobei ein Fehler erkannt wird, wenn geschriebene und ausgelesene Daten der funktionalen Speicherzellen (6) voneinander abweichen.

Description

Die Erfindung betrifft ein Zellenfeld für einen Halbleiter speicher mit funktionalen Speicherzellen und Dummy-Speicher zellen.

Zellenfelder von Halbleiterspeichern sind gekennzeichnet durch sich regelmäßig wiederholende Speicherzellenstrukturen. Die Speicherzellenstrukturen werden üblicherweise mit Hilfe einer Lithographietechnik hergestellt, wobei Bereiche einer Substratoberfläche für eine Bearbeitung freigelegt werden, indem zunächst eine fotoempfindliche Schicht aufgetragen wird, die belichtet wird und anschließend die belichteten bzw. unbelichteten Bereiche selektiv weggeätzt werden. Da die zu belichtenden Strukturen sehr klein sind, wirken die regel mäßigen abzubildenden Strukturen auf einer dafür vorgesehenen Belichtungsmaske als Beugungsgitter, so dass bei einer Abbil dung der Maskenstruktur auf die Fotolackschicht Beugungs muster abgebildet werden können, die die Strukturbildung ne gativ beeinflussen.

Aus diesem Grunde sind Dummy-Speicherzellenstrukturen vorge sehen, die um den Rand eines Zellenfeldes angeordnet sind. So kann erreicht werden, dass jede der funktionalen Speicherzel lenstrukturen des Zellenfeldes die gleichen Nachbarstrukturen aufweist, so dass bei der lithographischen Herstellung identische Zellenstrukturen hergestellt werden. Die Dummy- Speicherzellen am Rande des Zellenfeldes sind üblicherweise funktionslos.

Vor Inbetriebnahme eines Halbleiterspeichers wird jede funk tionale Speicherzelle in den Zellenfeldern auf verschiedene Fehlerarten untersucht. Dazu werden die Speicherzellen mit von einer Testeinrichtung vorgegebenen Testmustern beschrieben und anschließend ausgelesen, wobei ein Fehler festge stellt wird, wenn eingeschriebener Inhalt und ausgelesener Inhalt voneinander abweichen. Insbesondere wird bei der Wahl der Testmuster ein Fehlereffekt berücksichtigt, bei dem Leck ströme zwischen den funktionalen Speicherzellen fließen. Dazu werden die Speicherzellen mit Inhalten beschrieben, bei denen ein größtmöglicher Ladungsunterschied zwischen benachbarten Speicherkondensatoren besteht. Ein Leckstrompfad führt dann dazu, dass die Speicherkondensatoren die Ladung nicht über einen notwendigen Zeitraum halten können, so dass die Infor mation in einer der betroffenen Speicherzellen verloren geht.

Bei den an einem Zellenrand angeordneten funktionalen Spei cherzellen kann ein solcher Test nur eingeschränkt durchge führt werden, weil die Dummy-Speicherzellen nicht mit einem bestimmten Potential beschreibbar sind. Somit ist nicht test bar, ob ein Leckstrom zwischen den am Rand liegenden funk tionalen Speicherzellen und den dazu benachbarten Dummy-Spei cherzellen auftreten kann. Da die Dummy-Speicherzellen insbe sondere nicht auf ein bestimmtes Potential gelegt werden kön nen, kann die Speicherkondensatorstruktur der Dummy-Speicher zellen beliebige Spannungspotentiale, die nicht von außen be stimmbar sind, annehmen. Besteht zwischen der Dummy-Speicher zelle und der am Rand angeordneten funktionalen Speicherzelle ein Potentialunterschied, ist es möglich, dass Ladung von den Speicherkondensatoren der am Rand liegenden Speicherzellen über den Leckstrompfad abfließt bzw. über einen Leckstrompfad Ladung in die Speicherkondensatoren hineinfließt. Dadurch kann sich der Inhalt der funktionalen Speicherzellen verän dern.

Es ist Aufgabe der Erfindung, ein verbessertes Zellenfeld für einen Halbleiterspeicher und ein verbessertes Verfahren zu Testen hierfür zur Verfügung zu stellen, wobei insbesondere die am Rand liegenden Speicherzellen ebenso auf Fehler ge testet werden können, wie die im Inneren des Zellenfeld lie genden Speicherzellen.

Diese Aufgabe wird durch das Zellenfeld nach Anspruch 1 und das Verfahren nach Anspruch 5 gelöst. Weitere vorteilhafte Ausgestaltungen der Erfindung sind in abhängigen Ansprüchen angegeben.

Erfindungsgemäß ist ein Zellenfeld eines Halbleiterspeichers mit über Wortleitungen und Bitleitungen adressierbaren funk tionalen Speicherzellen vorgesehen. An mindestens einem Rand des Zellenfeldes sind Dummy-Speicherzellen angeordnet. An dem Rand des Zellenfeldes ist weiterhin eine Dummy-Datenleitung vorgesehen, an die die Dummy-Speicherzellen angeschlossen sind. Über die Dummy-Datenleitung können die Dummy-Speicher zellen adressiert werden.

Auf diese Weise wird vorteilhaft erreicht, dass die Dummy- Speicherzellen, die aus herstellungstechnischen Gründen vor gesehen sind, mit Inhalten beschrieben werden können. Es ist somit beim Testen möglich, die Dummy-Speicherzellen ebenfalls mit Testmustern zu beschreiben, so dass die am Rande liegen den funktionalen Speicherzellen auf gleiche Weise getestet werden können, wie die vom Rand entfernt, im Inneren des Zel lenfelds liegenden funktionalen Speicherzellen. Ebenso kann verhindert werden, dass sich die Speicherkondensatoren der Dummy-Speicherzellen beim Betrieb des Halbleiterspeichers mit unerwünschten Ladungen aufladen und somit die benachbarten Speicherzellen, die am Rand des Zellenfeldes liegen, beein flussen können.

Gemäß einer bevorzugten Ausführungsform ist weiterhin vorge sehen, dass eine Adressiereinrichtung mit den Datenleitungen und der Dummy-Datenleitung verbunden ist, um die funktionalen Speicherzellen und die Dummy-Speicherzellen gemeinsam zu adressieren. Die Adressiereinrichtung übernimmt dabei die Aufgabe, einen Modus zur Adressierung der zusätzlichen Dummy- Datenleitung bzw. Leitungen vorzusehen. Ein solcher zusätzlicher Adressierungsmodus ist bei einem herkömmlichen in tegrierten Speicher nicht vorgesehen.

Erfindungsgemäß ist weiterhin ein Verfahren zum Testen eines Zellenfeldes vorgesehen, wobei bei einem Testvorgang Daten in funktionale Speicherzellen und über eine oder mehrere Dummy- Leitungen in Dummy-Speicherzellen geschrieben und anschlie ßend ausgelesen werden. Es wird ein Fehler erkannt, wenn ge schriebene und ausgelesene Daten insbesondere in den funk tionalen Speicherzellen voneinander abweichen.

Dieses Verfahren hat den Vorteil, dass die am Rand liegenden funktionalen Speicherzellen ebenso wie die im Inneren des Zellenfeldes liegenden Speicherzellen getestet werden können. Dadurch, dass Dummy-Speicherzellen vorgesehen sind, die er findungsgemäß ebenfalls mit Inhalten beschrieben werden kön nen, können während des Testvorgangs dort Testmuster abgelegt werden, die gemäß dem Fehlereffekt die am Rand liegenden funktionalen Speicherzellen optimal testen.

Die Erfindung wird im folgenden anhand der beigefügten Zeich nung näher erläutert.

Die einzige Zeichnung zeigt einen Ausschnitt aus einem Zel lenfeld 1 eines integrierten Speichers mit Wortleitungen WL1, WL2, WL3, WL4 und Bitleitungen BL1, BL2, BL3, BL4 sowie Dummy-Wortleitungen DWL1, DWL2 und Dummy-Bitleitungen DBL1, DBL2.

Jeweils zwei dieser Wortleitungen WL1 bis WL4 bzw. Dummy- Wortleitungen DWL1, DWL2 sind mit einem Wortleitungstreiber 2 verbunden. Die Wortleitungstreiber 2 sind weiterhin mit einer Adressdecodiereinrichtung 4 verbunden, die je nach zu be schreibender Zelle des Zellenfeldes 1 einen Wortleitungstrei ber 2 aktiviert. Auch die Dummy-Wortleitungen DWL1, DWL2 wer den über den Wortleitungstreiber 2 von der Adressdecodierein richtung 4 angesteuert. Die Adressdecodiereinrichtung 4 ist vorzugsweise so vorgesehen, dass die Dummy-Wortleitungen DWL1, DWL2 angesprochen werden, wenn sich der integrierte Speicher in einem Testmodus befindet.

Die Bitleitungen BL1, BL2, BL3, BL4 sind ebenfalls paarweise mit einem Schreib-/Leseverstärker 5 verbunden, mit denen über die Bitleitungen BL1 bis BL4 bzw. Dummy-Bitleitungen DBL1, DBL2 Daten geschrieben oder ausgelesen werden können. Die am Rand des Zellenfeldes 1 befindlichen zwei Dummy-Bitleitungen DBL1, DBL2 sind ebenfalls mit einem Ausleseverstärker 5 ver bunden. An den Kreuzungspunkten von Wortleitungen WL und Bit leitungen BL befinden sich funktionale Speicherzellen 6. An den Kreuzungspunkten der Dummy-Wortleitungen DWL1, DWL2 mit den Bitleitungen DBL1, DBL2, BL sowie an den Kreuzungspunkten der Dummy-Bitleitungen DBL1, DBL2 mit den Wortleitungen WL befinden sich Dummy-Speicherzellen 7. Die Dummy-Speicherzel len 7 werden vorgesehen, um gleichförmigere Strukturen für die funktionalen Speicherzellen des integrierten Speichers zu erhalten. Beim Herstellungsprozess für den integrierten Spei cher werden die Speicherzellen üblicherweise mit Hilfe litho graphischer Prozesse hergestellt. Da die Strukturen der Spei cherzellen sehr klein sind, treten an der Belichtungsmaske Beugungseffekte auf, wodurch die abgebildete Struktur auf der Substratoberfläche sich von der Belichtungsstruktur auf der Belichtungsmaske unterscheidet. Um sicherzustellen, dass alle Speicherzellen eines Zellenfeldes im wesentlichen identische Strukturen aufweisen, werden um den Rand des Zellenfeldes Dummy-Speicherzellen 7 vorgesehen. Somit weisen die funk tionalen Speicherzellen 6, die am Rand des Zellenfeldes 1 liegen, die gleichen elektrischen und funktionellen Eigen schaften auf, wie die im Innern des Zellenfeldes 1 liegenden Speicherzellen.

Vor Inbetriebnahme des integrierten Speichers wird ein Test des Speichers durchgeführt. Beim Testen werden die funktiona len Speicherzellen 6 üblicherweise mit Testmustern beschrie ben, wodurch zum einen herausgefunden wird, ob die Speicherzelle generell funktionsfähig ist und zum anderen, wie zuver lässig die Speicherzelle 6 bei bestimmten Inhalten von be nachbarten Speicherzellen arbeitet.

Insbesondere bei den am Rand liegenden funktionalen Speicher zellen 6 stand bislang kein Testverfahren zur Verfügung, diese Speicherzellen auf gleiche Weise zu testen, wie die im Innern des Zellenfeldes liegenden Speicherzellen getestet werden. So weisen die am Rand liegenden funktionalen Spei cherzellen üblicherweise nur fünf anstatt acht direkt benach barte funktionale Speicherzellen auf, bezüglich denen die Zu verlässigkeit der Speicherzelle getestet werden muss. Gegen über den drei dazu benachbarten Dummy-Speicherzellen kann eine umfassende Zuverlässigkeit bislang nicht getestet wer den.

Die nur aus Gründen der Herstellung vorgesehenen Dummy-Spei cherzellen 7 werden nun erfindungsgemäß durch das Vorsehen von Dummy-Wortleitungen DWL1, DWL2 und Dummy-Bitleitungen DBL1, DBL2 wie funktionale Speicherzellen betrieben. Sie wer den während des Testens ebenfalls mit Testmustern beschrie ben, wodurch die am Rand liegenden funktionalen Speicherzel len auf gleiche Weise getestet werden können, wie die im In nern des Zellenfeldes 1 liegenden Speicherzellen.

Gemäß dem erfindungsgemäßen Verfahren ist vorgesehen, dass in der Adressdecodiereinrichtung 4 eine Schaltung vorgesehen ist, durch die die Dummy-Wortleitungen DWL1, DWL2 adressiert werden können. Damit dazu keine zusätzlichen Adressbits von einer Testereinrichtung zur Verfügung gestellt werden müssen, kann durch ein geeignetes Testmodusbit vorgesehen sein, die Dummy-Wortleitungen DWL1, DWL2 bzw. Dummy-Bitleitungen DBL1, DBL2 anzusprechen. Selbstverständlich kann auch vorgesehen sein, dass die Dummy-Wortleitungen DWL1, DWL2 gemeinsam mit Wortleitungen WL im Innern des Zellenfeldes angesprochen wer den, wodurch kein zusätzlicher Aufwand zur Adressierung der Dummy-Datenleitungen notwendig ist. Dies kann insbesondere beim Testen mit regelmäßigen oder sich wiederholenden Test mustern vorgesehen werden.

Auf ähnliche Weise muss in einem solchen Testmodus vorgesehen sein, dass Testmusterdaten in die Dummy-Speicherzellen durch Dummy-Bitleitungen DBL1, DBL2 ausgelesen und geschrieben wer den können. Da üblicherweise nicht genügend Datenleitungen zum Anschluss an eine Testeinrichtung zur Verfügung stehen, können die Dummy-Bitleitungen beispielsweise über eine Multi plexer-Einrichtung (nicht gezeigt) angesteuert werden. In diesem Fall werden die Testmusterdaten nacheinander in die funktionalen Speicherzellen und Dummy-Speicherzellen, ge schrieben werden. Auf vergleichbare Weise können dann die Da ten aus den jeweiligen Speicherzellen nacheinander ausgelesen werden.

Durch die Verwendung von Dummy-Speicherzellen 7 beim Testen eines Zellenfeldes 1 wird erreicht, dass die Funktionalität der am Rand liegenden funktionalen Speicherzellen 6 gegenüber allen möglichen Zuständen der benachbarten Speicherzellen ge testet werden kann. Dies ist insbesondere deshalb erforder lich, da sich während des Betriebs des integrierten Speichers in den Dummy-Speicherzellen Ladungsträger sammeln können, die nicht abfließen können und zu undefinierten Potentialen füh ren, wodurch die Inhalte der benachbarten funktionalen Spei cherzellen 1 beeinflusst werden. Weiterhin wird überprüft, ob Leckstrompfade zu den Dummy-Speicherzellen 7 existieren, die einen Ladungsabfluss bewirken können und somit zu einem Ver lust der in der betreffenden Speicherzelle gespeicherten In formation führen kann.

Mit dem erfindungsgemäßen Zellenfeld 1 sowie den dazugehören den Verfahren werden nun die am Rand liegenden Speicherzellen auf gleiche Weise wie die im Inneren des Zellenfeldes 1 lie genden Speicherzellen 6 getestet, und es wird ein Fehler er kannt, wenn eine am Rand liegende Speicherzelle 7 durch In halte der Dummy-Speicherzellen über eine zulässige Grenze hinaus beeinflusst wird. Dadurch wird die Zuverlässigkeit al ler funktionalen Speicherzellen 6 gleichermaßen auf optimale Weise geprüft. Die Erfindung stellt damit eine erhebliche Verbesserung des Testverfahrens für integrierte Speicher dar.

Es kann weiterhin vorgesehen sein, dass auch während des Be triebs des integrierten Speichers die Dummy-Speicherzellen über die erfindungsgemäß vorgesehenen Dummy-Datenleitungen DBL1, DBL2, DWL1, DWL2 angesprochen werden und die Dummy- Speicherzellen 7 mit bestimmten Inhalten, die ein möglichst geringen störenden Einfluss auf die am Rande liegenden Spei cherzellen bewirken, beschrieben werden.

Die in der vorangehenden Beschreibung, den Ansprüchen und der Zeichnung offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirk lichung der Erfindung in ihren verschiedenen Ausgestaltungen wesentlich sein.

Bezugszeichenliste

1

Zellenfeld

2

Wortleitungstreiber

4

Adressdecodiereinrichtung

5

Schreib-/Leseverstärker
DWL1, DWL2 Dummy-Wortleitungen
WL, WL1 bis WL4 Wortleitungen
DBL1, DBL2 Dummy-Bitleitungen
WL, BL1 bis BL4 Bitleitungen

6

funktionale Speicherzellen

7

Dummy-Speicherzellen

Claims

1. Zellenfeld (1) für einen Halbleiterspeicher mit funktionalen Speicherzellen (6), die über Datenleitungen (WL, BL) beschreibbar sind, und Dummy-Speicherzellen (7) an min destens einem Randbereich des Zellenfeldes (1), dadurch gekennzeichnet, dass wenigstens eine Dummy-Datenleitung (DWL1, DWL2, DBL1, DBL2) vorgesehen ist, an die die Dummy-Speicherzellen (7) ange schlossen sind, um die Dummy-Speicherzellen (7) über die Dummy-Datenleitung (DWL1, DWL2, DBL1, DBL2) zu beschreiben.

2. Zellenfeld (1) nach Anspruch 1, dadurch gekennzeichnet, dass eine Adressierungseinrichtung (4) mit den Datenleitungen (WL, BL) und der Dummy-Datenleitung (DWL1, DWL2, DBL1, DBL2) verbunden ist, um die funktionalen Speicherzellen (6) und die Dummy-Speicherzellen (7) gemeinsam zu adressieren.

3. Zellenfeld (1) nach einem der Ansprüche 1 oder 2, da durch gekennzeichnet, dass mehrere Dummy-Datenleitungen (DWL1, DWL2, DBL1, DBL2) vorgesehen sind, die mit einem ge meinsamen Vorverstärker (2, 5) verbunden sind.

4. Zellenfeld (1) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Dummy-Datenleitungen (DWL1, DWL2, DBL1, DBL2) so mit den Dummy-Speicherzellen (7) verbunden sind, um die Dummy-Speicherzellen (7) einzeln zu beschreiben.

5. Verfahren zum Testen eines Zellenfeldes (1), wobei bei einem Testvorgang Daten in funktionale Speicherzellen (6) und über eine oder mehrere Dummy-Datenleitungen (DWL1, DWL2, DBL1, DBL2) in Dummy-Speicherzellen (7) geschrieben und an schließend ausgelesen werden, wobei ein Fehler erkannt wird, wenn geschriebene und ausgelesene Daten voneinander abwei chen.