DE10048072A1

DE10048072A1 - Linklisten-DMA-Descriptor-Architektur

Info

Publication number: DE10048072A1
Application number: DE10048072A
Authority: DE
Inventors: Andreas Schmidt
Original assignee: Infineon Technologies North America Corp
Current assignee: Infineon Technologies North America Corp
Priority date: 1999-10-20
Filing date: 2000-09-28
Publication date: 2001-04-26
Also published as: GB0024175D0; EP1224538A2; DE60019148T2; EP1224538B1; JP3878851B2; WO2001029656A3; CN1384938A; DE60019148D1; GB2361786A; CN1203420C; WO2001029656A2; US6782465B1; JP2003512670A

Abstract

Ein Linklisten-DMA-Descriptor (20, 30) enthält eine Angabe einer Anzahl von Datenzeigern (22, 32), welche in einem nachfolgenden DMA-Descriptor enthalten sind. Die Anzahl von im nachfolgenden DMA-Descriptor enthaltenen Datenzeigern ist vorzugsweise in der Speicheradresse des nachfolgenden DMA-Descriptors enthalten. Die Anzahl von Datenzeigern wird von der DMA-Steuereinrichtung (52) gespeichert und steuert, wieviele Lesezyklen durchgeführt werden, wenn der nachfolgende DMA-Descriptor verarbeitet wird.

Description

Gebiet der Erfindung

Die Erfindung bezieht sich allgemein auf Computersysteme und insbesondere auf Steuereinrichtungen mit direktem Speicherzu griff.

Hintergrund der Erfindung

In den Anfängen der Computerentwicklung wurden Daten in einen und aus einem Speicher durch eine zentrale Steuereinheit (CPU) verschoben. Als jedoch die Datenübertragungsgeschwin digkeiten für Massenspeichereinrichtungen, wie Harddrives oder CD-ROMs stiegen, war die CPU zu langsam, um die Übertra gung von Daten durchzuführen, und ihre Verwendung hinderte die CPU daran, andere Aufgaben durchzuführen. Infolgedessen enthalten nunmehr die meisten Computer Steuereinrichtungen mit direktem Speicherzugriff (direct memory access control lers bzw. DMAs), um Daten in einen und aus einem Speicher zu verschieben. Eine DMA arbeitet, indem sie die Steuerung einer Adresse und einer Datenleitung (data bus) entweder zum Lesen von Daten aus oder Schreiben von Daten in einen Speicher übernimmt. Um Daten zu verschieben, gibt eine CPU einer DMA- Steuereinrichtung eine Adresse eines DMA-Descriptors. Der Descriptor ist ein Satz von Daten, der eine vorbestimmte Information einschließlich der Größe eines zu verschiebenden Datenblocks sowie einen Zeiger mit der Adresse des Daten blocks im Speicher enthält.

In der Vergangenheit enthielt jeder Descriptor nur einen oder genau zwei Datenzeiger. Immer wenn die DMA-Steuereinrichtung einen Datenblock zu verschieben hatte, mußte ein neuer De scriptor gelesen werden, wodurch die Geschwindigkeit redu ziert wurde, mit der Daten verschoben werden konnten. Um die Datenübertragungsgeschwindigkeiten zu beschleunigen, besteht das Bedürfnis nach einem Verfahren zur Verringerung der Anzahl von Descriptoren, die eine DMA-Steuereinrichtung zum Verschieben von Daten lesen muß.

Zusammenfassende Darstellung der Erfindung

Um die Geschwindigkeit zu erhöhen, mit der Daten von einer DMA-Steuereinrichtung übertragen werden können, enthält ein Descriptor eine Adresse eines nachfolgenden Descriptors sowie eine Angabe einer veränderlichen Anzahl von Datenzeigern, die im nachfolgenden Descriptor enthalten sind. Die Anzahl von Zeigern im nachfolgenden Descriptor wird in der DMA-Steuer einrichtung gespeichert. Beim Lesen eines nachfolgenden Descriptors steuert die gespeicherte Anzahl von Zeigern eine Anzahl von Lesezyklen, die von der DMA-Steuereinrichtung durchgeführt werden.

Bei einer gegenwärtig bevorzugten Ausführungsform der Erfin dung sind die Descriptoren in einem ausgerichteten (aligned) 32-BitSpeicher gespeichert. Die letzten beiden Adressenbits der Descriptoradresse werden nicht benötigt und werden daher zur Speicherung der Anzahl von Zeigern im nächsten Descriptor verwendet.

Eine DMA-Steuereinrichtung gemäß der Erfindung enthält einen Zähler, der eine Anzahl von Datenzeigern in einem nachfolgen den Descriptor speichert. Beim Lesen des Descriptors steuert der Zähler eine Anzahl von Lesezyklen, die von der DMA-Steu ereinrichtung durchgeführt werden, wenn der nächste Descrip tor verarbeitet wird.

Kurze Beschreibung der Figuren

Die obigen Gesichtspunkte und viele der Erfindungsvorteile lassen sich besser abschätzen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung in Verbindung mit den begleitenden Figuren besser verständlich werden. Es zeigt:

FIGURE 1 einen Linklisten-DMA-Descriptor gemäß der Er findung;

Fig. 2 eine Darstellung, wie jeder DMA-Descriptor eine Angabe einer Anzahl von in einem darauffolgenden Descriptor gespeicherten Datenzeigern (data pointers) enthält; und

Fig. 3 eine Darstellung, wie eine erfindungsgemäße DMA- Steuereinrichtung einen Zähler enthält, um eine Anzahl von in einem darauffolgenden Descriptor enthaltenen Datenzeigern zu speichern.

Ausführliche Beschreibung der bevorzugten Ausführungs form

Die Erfindung ist ein Verfahren zur Erhöhung der Geschwindig keit von Speicherübertragungen, die von einer Steuereinrich tung mit direktem Speicherzugriff (direct memory access bzw. DMA) durchgeführt werden, indem eine Angabe einer veränder lichen Anzahl von in einem nachfolgenden Descriptor enthalte nen Datenzeigern eingeschlossen wird.

Fig. 1 zeigt einen Verbindungslisten(link list)-DMA-Descrip tor 10 gemäß einer Ausführungsform der Erfindung. Bei der gegenwärtig bevorzugten Ausführungsform der Erfindung wird der Descriptor im Speicher als eine Serie von 32-Bit-Worten gespeichert. Das erste Wort 12 des Descriptors 10 enthält die Adresse eines nächsten Descriptors, der durch die DMA-Steuer einrichtung zu lesen ist. Ein zweites Wort 14 enthält von der DMA-Steuereinrichtung geforderte übliche Daten zur Verschie bung der Daten, einschließlich eines Paars von Bytes 15, welche die Größe eines zu verschiebenden Datenblocks spei chern. Das dritte Wort 16 des Descriptors 10 enthält eine 32-Bit-Adresse des zu verschiebenden Datenblocks.

Anders als beim Stand der Technik, bei dem die Beschreibung einen Zeiger zu einem oder genau zwei Datenblocks enthält, kann der Descriptor 10 bis zu vier Datenzeiger auf Daten blocks enthalten, die von der DMA-Steuereinrichtung zu ver schieben sind. Da der Descriptor 10 als eine Serie von 32- Bit-Worten in einem ausgerichteten Speicher gespeichert ist, sind die letzten beiden Bits der 32-Bit-Adresse des nächsten Descriptors stets 00. Daher werden diese letzten zwei Bits 18 vorzugsweise zur Speicherung der Anzahl von Datenzeigern verwendet, die in einem nachfolgenden Descriptor enthalten sind. Wenn der Descriptor der letzte Descriptor in einer Liste von Descriptoren ist, wird der nächste Descriptorzeiger auf einen vorbestimmten Wert gesetzt, der von der DMA-Steuer einrichtung erkannt werden kann, wie das Nullzeichen (d. h. alle Nullen) oder ein anderer leicht erkennbarer Code.

Fig. 2 zeigt die Linkliste von DMA-Descriptoren entsprechend einer Ausführungsform der Erfindung. Ein erster Descriptor 20 hat als sein erstes 32-Bit-Wort 22 die Adresse eines zweiten DMA-Descriptors 30 gespeichert. Wie oben angegeben, speichern die letzten beiden Bits des 32-Bit-Worts 22 die Anzahl von Datenzeigern, die innerhalb des zweiten DMA-Descriptors 30 enthalten sind. Im dargestellten Beispiel enthalten die letzten beiden Bits des Wortes 22 den Wert 01, wodurch ange zeigt wird, daß der folgende DMA-Descriptor 30 zwei Datenzei ger enthält. Das zweite 32-Bit-Wort 24 des ersten DMA-De scriptors 20 enthält eine gewisse Standardinformation, die von der DMA-Steuereinrichtung gefordert wird, sowie eine Angabe der Größe des zu verschiebenden Datenblocks. Bei dem dargestellten Beispiel zeigen die letzten beiden Bytes des 32-Bit-Wortes 24 an, daß der zu verschiebende Datenblock 256 Bytes aufweist. Das dritte 32-Bit-Wort 26 des ersten Descrip tors 20 enthält einen Zeiger auf den zu verschiebenden 256 Byte-Datenblock.

Das erste 32-Bit-Wort 32 des zweiten DMA-Descriptors 30 hat ursprünglich das Nullzeichen als die Adresse eines nachfol genden Descriptors gespeichert, wodurch angezeigt wird, daß der zweite DMA-Descriptor 30 der letzte Descriptor in der Liste ist. Der zweite DMA-Descriptor 30 enthält zwei Daten zeiger, welche sich auf zwei zu verschiebende Datenblocks bezieht. Ein Paar von 32-Bit-Worten 34 und 36 speichern die Länge (d. h. 256 Bytes) eines ersten Datenblocks und seine Adresse, während ein zweites Paar von 32-Bit-Worten 38 und 40 einen zweiten 32 Byte-Datenblock und seine Adresse bezeich nen.

Um einen nachfolgenden DMA-Descriptor zu der Linkliste von Descriptoren hinzuzufügen, wird die Adresse des nächsten Descriptors im ersten 32-Bit-Wort 32 des vorhergehenden DMA-Descriptors 30 gespeichert. Bei dem gezeigten Beispiel wird das als erstes 32-Bit-Wort 32 gespeicherte Nullzeichen mit der Adresse eines nachfolgenden DMA-Descriptors 44 über schrieben. Wiederum enthalten die letzten beiden Bits der Adresse die Anzahl von Datenzeigern innerhalb des nachfolgen den DMA-Descriptors 44. Bei dem gezeigten Beispiel sind die letzten beiden Bits 00, was anzeigt, daß der folgende DMA-De scriptor 44 nur einen Datenzeiger enthält.

Die von den DMA-Descriptoren 20,30 und 44 gebildete Linkliste kann unabhängig vom Betrieb einer DMA-Steuereinrichtung aktualisiert werden. Wie es dem Fachmann verständlich ist, enthält die DNA-Steuereinrichtung ein Adressenregister des nächsten Descriptors, in welchem die Adresse des nächsten Descriptors von der CPU gespeichert wird. Um einen DMA-De scriptor zu einer Verbindungsliste von DMA-Descriptoren hinzuzufügen, wird der nächste Adressenplatz des letzten DMA-Descriptors in der Liste aktualisiert, um die Adresse des neuen Descriptors wiederzugeben. Zusätzlich wird das Adres senregister des nächsten Descriptors innerhalb der DMA-Steu ereinrichtung aktualisiert, um die Adresse des neuen Descrip tors wiederzugeben. Wie oben angegeben, enthalten die beiden letzten Bits der Adresse des nächsten DMA-Descriptors die Anzahl von Datenzeigern, die in dem neuen, der Liste anzufü genden DMA-Descriptor enthalten sind.

Wenn ein neuer DMA-Descriptor zu einer Liste hinzugefügt werden soll, gibt es drei mögliche Zustände der DMA-Steuer einrichtung. Erstens ist es möglich, daß die DMA-Steuerein richtung noch nicht begonnen hat mit der Einwirkung auf den letzten Descriptor in der Liste von Descriptoren. Wenn daher das Adressenfeld des nächsten DMA-Descriptors für den letzten Descriptor in der Liste abgeändert wird, bevor die DMA-Steu ereinrichtung die Einwirkung auf den vorher letzten Descrip tor beginnt, erkennt sie, daß die nächste Adresse nicht Null ist und weiß, daß sie einen anderen DMA-Descriptor verarbei ten muß. Zusätzlich zur Aktualisierung des Adressenfeldes für den nächsten Descriptor des vorher letzten Descriptors schreibt eine CPU auch die Adresse des neuen DMA-Descriptors in das Adressenregister des nächsten Descriptors der DMA- Steuereinrichtung. Wenn daher die DMA-Steuereinrichtung das nächste Adressenfeld des letzten Descriptors (das auf Null gesetzt worden war) bereits gelesen hat, erfaßt die DMA-Steu ereinrichtung noch den neuen Descriptor durch Lesen seines Adressenregisters für den nächsten Descriptor, nachdem sie alle im letzten verarbeiteten Descriptor enthaltenen Daten zeiger betätigt hat. Wenn zuletzt die DMA-Steuereinrichtung die Verarbeitung der im vorher letzten Descriptor enthaltenen Datenzeiger beendet hat, wird sie in einen Stoppzustand eintreten, bis die Adresse des neuen DMA-Descriptors und die Anzahl von in dem Descriptor enthaltenen Datenzeigern in das Adressenregister für den nächsten Descriptor der DMA-Steuer einrichtung eingeschrieben sind.

Fig. 3 zeigt ein Blockschaltbild, welches die zusätzliche Funktionalität darstellt, die einer DMA-Steuereinrichtung gemäß einer Ausführungsform der Erfindung hinzugefügt wird. Die DMA-Steuereinrichtung 50 ist in der gleichen Weise aufge baut wie bekannte DMA-Steuereinrichtungen, mit der Ausnahme, daß die DMA-Steuereinrichtung 50 einen Zähler 52 enthält, welcher die Anzahl von Zeigern in einem nachfolgenden DMA-De scriptor speichert, die aus den letzten beiden Bits der nächsten Descriptoradresse bestimmt werden. Die Anzahl von im Zähler 52 gespeicherten Zeigern steuert die Anzahl von durch die DMA-Steuereinrichtung durchgeführten Lesezyklen, wenn sie den nächsten DMA-Descriptor verarbeitet. Das heißt bei der Verarbeitung des nächsten DMA-Descriptors, der im Adressenre gister 54 für den nächsten Descriptor bezeichnet ist, bewirkt die DMA-Steuereinrichtung das Lesen einer Anzahl von Worten aus dem Speicher, wobei die Anzahl von Worten von der Anzahl von im Zähler 52 gespeicherten Zeigern abhängt. Wenn bei spielsweise die für jeden Datenzeiger gespeicherte Informa tion zwei Datenworte erfordert und das Register 50 anzeigt, daß zwei Datenzeiger in einem nachfolgenden DMA-Descriptor enthalten sind, dann veranlaßt die DMA-Steuereinrichtung das Auslesen von fünf Datenworten aus dem Speicher; ein Wort für die Adresse des nächsten DMA-Descriptors und zwei Worte für jeden der beiden im nächsten DMA-Descriptor enthaltenen Datenzeiger.

Wie aus dem Obigen zu ersehen ist, ist die Erfindung ein Verfahren zur Verringerung der mit DMA-Steuereinrichtungen verbundenen Gesamtkosten. Obwohl die bevorzugte Ausführungs form der Erfindung vorher nicht benutzte Bits des Adressen feldes für den nächsten Descriptor verwendet, um eine Be zeichnung einer veränderlichen Anzahl von Zeigern zu spei chern, läßt sich feststellen, daß die Bezeichnung auch an anderen Stellen im Descriptor angeordnet werden könnte. Die Verwendung der vorher unbenutzten Bits der nächsten DMA-De scriptoradresse wird jedoch bevorzugt, da nur ein einziger Schreibzyklus für die DMA erforderlich ist, um die DMA mit der nächsten Adresse und der Anzahl von Zeigern zu versorgen.

Claims

1. Verfahren zum Verschieben von Speicherblöcken mit einer DMA-Steuereinrichtung, welches umfaßt:
Versehen einer DMA-Steuereinrichtung mit einer Adresse eines DMA-Descriptors, die einen durch die DMA-Steuereinrichtung zu verschiebenden Speicherblock angibt, wobei der Descriptor eine Adresse eines nachfol genden DMA-Descriptors und eine Angabe einer veränderli chen Anzahl von im nachfolgenden DMA-Descriptor enthal tenen Datenzeigern enthält; und
Auslesen der Adresse des nachfolgenden DMA-Descrip tors und Durchführen einer Anzahl von Lesezyklen, die von der Anzahl von angegebenen Datenzeigern abhängt.

2. Verfahren nach Anspruch 1, bei welchem die Angabe der Anzahl von Datenzeigern im nachfolgenden DMA-Descriptor erzielt wird durch:
Codieren der Anzahl von Datenzeigern in nicht be nutzte Bits der Adresse des nachfolgenden DMA-Descrip tors.

3. DMA-Steuereinrichtung von der Art, die Daten in den und aus dem Speicher in einem Computersystem verschiebt, wobei die Verbesserung umfaßt:
einen Zähler (52), welcher eine Zahl speichert, wel che eine Anzahl von in einem veränderlichen DMA-Descrip tor, der durch die DMA-Steuereinrichtung zu verarbeiten ist, enthaltenen Datenzeigern angibt, wobei der Zähler eine Anzahl von Speicherlesezyklen steuert, welche von der DMA-Steuereinrichtung durchgeführt werden, wenn der DMA-Descriptor verarbeitet wird.

4. Computer-lesbare Speichereinrichtung zum Speichern eines DMA-Descriptors, welche aufweist:
eine Anzahl von Computer-lesbaren Bits (30), welche eine Speicheradresse eines nachfolgenden DMA-Descriptors angibt;
eine Anzahl von Computer-lesbaren Bits (32), welche eine veränderliche Anzahl von in dem nachfolgenden DMA-Descriptor enthaltenen Datenzeigern angibt, wobei die die veränderliche Anzahl von Datenzeigern angebenden Bits von einer DMA-Steuereinrichtung gelesen werden, um eine Anzahl von Lesezyklen zu bestimmten, welche die DMA-Steuereinrichtung durchführt.

5. Computer-lesbare Speichereinrichtung nach Anspruch 4, bei welcher die Anzahl von Bits, welche die veränderli che Anzahl von Datenzeigern angeben, in der Adresse des nachfolgenden DMA-Descriptors enthalten sind.