DE10014197A1 - Hochtemperatursupraleiteranordnung - Google Patents
HochtemperatursupraleiteranordnungInfo
- Publication number
- DE10014197A1 DE10014197A1 DE10014197A DE10014197A DE10014197A1 DE 10014197 A1 DE10014197 A1 DE 10014197A1 DE 10014197 A DE10014197 A DE 10014197A DE 10014197 A DE10014197 A DE 10014197A DE 10014197 A1 DE10014197 A1 DE 10014197A1
- Authority
- DE
- Germany
- Prior art keywords
- superconductor
- temperature superconductor
- weak points
- current
- arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/30—Devices switchable between superconducting and normal states
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Abstract
Die vorliegende Erfindung hat eine Hochtemperatursupraleiteranordnung zum Gegenstand, welche insbesondere zur Verwendung in Strombegrenzern geeignet ist. Über die gesamte Länge des Supraleiters (1) verteilte Schwachstellen (A, B) agieren als potentielle Hot-Spots und ermöglichen im Fehlerfall ein homogenes Quenchen des Supraleiters. Die Schwachstellen sind durch eine reduzierte kritische Stromdichte oder eine Verringerung des Leiterquerschnitts charakterisiert.
Description
Die vorliegende Erfindung bezieht sich auf das Gebiet der
Hochtemperatursupraleiter. Sie betrifft eine Hochtemperatur
supraleiteranordnung gemäss dem Oberbegriff des Patentan
spruchs 1.
Hochtemperatursupraleiter finden beispielsweise Verwendung in
supraleitenden Kurzschluss-Strombegrenzern für elektrische
Verteil- oder Übertragungsnetze. Bei einem solchen Strombe
grenzer wird ausgenutzt, dass ein Supraleiter bei entspre
chend tiefer Temperatur seine Supraleitfähigkeit nur solange
beibehält, als die Stromdichte eines ihn durchfliessenden
Stromes unterhalb eines gewissen Grenzwertes bleibt. Dieser
Grenzwert wird herkömmlich als kritische Stromdichte (jc) be
zeichnet und ist grundsätzlich abhängig von der Temperatur
des Supraleiters und dem ihn durchsetzenden Magnetfeld.
Allgemein muss für Anwendungen von Hochtemperatursupraleitern
bei hohen elektrischen Leistungen die Problematik der soge
nannten "Hot-Spots" gebührend berücksichtigt werden. Infolge
von unvermeidlichen Materialinhomogenitäten im Supraleiter
oder wegen lokalen thermischen Fluktuationen ist die kriti
sche Stromdichte nicht über den ganzen Supraleiter konstant.
Folglich wird im Kurzschlussfall bei der anfänglichen Zunahme
des Kurzschlussstromes die Stromdichte an der schwächsten
Stelle des Supraleiters die lokale kritische Stromdichte zuerst
überschreiten. An dieser Stelle des Supraleiters beginnt
sich also ein Spannungsabfall aufzubauen. Dabei wird Jou
le'sche Wärme erzeugt, welche den Supraleiter in einem klei
nen Bereich aufheizt und die Supraleitung lokal zusammenbre
chen lässt. Wird die dissipierte Energie nicht rasch genug
weggeführt, entsteht ein Hot-Spot welcher letztendlich zu ei
ner Zerstörung des Supraleiters führt.
Bei elektrischen Verteil- oder Übertragungsnetzen mit supra
leitenden Bauteilen fällt im Fehlerfall unter Umständen die
am entsprechenden Netzabschnitt anliegende Spannung gewollt
(falls das Bauteil als Strombegrenzer ausgelegt ist) oder un
gewollt am Supraleiter ab. Bei einem idealen Hochtemperatur
supraleiter mit perfekt konstanter kritischer Stromdichte jc
und uniformer Stromverteilung wird letzterer im Kurzschluss
fall homogen über seine ganze Länge "quenchen", d. h. sich
über die kritische Temperatur TC erwärmen und in den resisti
ven Zustand übergehen. Dadurch fällt die Spannung über die
ganze Länge des Supraleiters ab, was zu kleinen elektrischen
Feldern und entsprechend unterkritischen Energiedichten
führt.
Bei Tieftemperatursupraleitern ist die Gefahr einer lokalen
Beschädigung des Supraleiters durch Ausbildung eines Hot-
Spots viel geringer. Dies deshalb, weil bei Tieftemperatursu
praleitern die supraleitenden Filamente in eine Matrix mit
hoher Wärmeleitfähigkeit eingebaut sind. Dank der entspre
chend erhöhten Ausbreitungsgeschwindigkeit eines angehenden
Hot-Spots (einige hundert m/s) ist eine lokal begrenzte Auf
heizung des Supraleiters praktisch ausgeschlossen.
Erste Abhilfe bietet zumindest ein elektrischer Bypass, wel
cher über die ganze Länge eines Hochtemperatursupraleiters
mit diesem in elektrischem Kontakt steht und somit parallel
zu jedem potentiellen Hot-Spot liegt. Der elektrische Bypass
stellt einen alternativen Strompfad dar, durch welchen der
Kurzschlussstrom den Hot-Spot umgehen kann, wodurch die Span
nungsverteilung homogenisiert wird. In der DE 197 46 976 A1
ist ein derartiger elektrischer Bypass offenbart.
Der elektrische Bypass ist typischerweise eine Schicht aus
einem auch bei Wärmebehandlungen gegenüber dem Hochtempera
tursupraleiter inerten Edelmetall wie Silber oder Gold. Um
die Begrenzungseigenschaften des betrachteten Strombegrenzers
nicht einzuschränken, darf der Bypasswiderstand pro Länge
nicht zu klein sein. Die genannte Schicht darf also nicht zu
gut leiten, oder muss einen entsprechend geringen Querschnitt
aufweisen. Der vom Hot-Spot übernommene Kurzschlussstrom wird
auch im Bypass Joule'sche Wärme erzeugen, wodurch sich auch
der elektrische Bypass mehr oder weniger schnell aufheizt und
letztendlich Schaden nimmt.
Aus dem Artikel von B. Gromoll et al., "Resistive Current Li
miters with YBCO Films", IEEE Transactions on Applied Super
conductivity Vol. 7 No. 2, 1997, p 828-831, sind Dünnschicht-
Hochtemperatursupraleiteranordnungen bekannt. Ein Substrat
dient dabei als Unterlage für eine dünne Schicht (Dicke
≈ 1 µm) aus einem keramischen Hochtemperatursupraleitermate
rial, insbesondere einer Verbindung mit der chemischen Formel
YBa2Cu3O7-x mit einer kritischen Stromdichte von 106 A/cm2.
Aufgabe der vorliegenden Erfindung ist es, bei einer Hochtem
peratursupraleiteranordnung die Ausbildung von Hot-Spots zu
verhindern und ein homogenes Quenchen des Supraleiters zu er
reichen. Diese Aufgabe wird durch eine Hochtemperatursupra
leiteranordnung mit den Merkmalen des Patentanspruchs 1 ge
löst.
Kern der Erfindung ist es, über eine Länge des Supraleiters
verteilt künstlich Schwachstellen mit einer reduzierten kritischen
Stromstärke vorzusehen. Diese Schwachstellen fungie
ren als potentielle Hot-Spots, bei denen im Fehlerfall die
kritische Stromstärke im Wesentlichen gleichzeitig über
schritten wird. Ausgehend von diesen Stellen erwärmt sich
darauf der gesamte Supraleiter auf homogene Art und Weise.
In einer ersten Ausführungsform erfolgt die Reduktion der
kritischen Stromstärke über eine Verringerung des Supralei
terquerschnitts bei ansonsten unveränderter kritischer Strom
dichte respektive Materialbeschaffenheit.
In einer zweiten Ausführungsform erfolgt die Reduktion der
kritischen Stromstärke über eine Verringerung der kritischen
Stromdichte, indem lokal Defekte oder Materialinhomogenitäten
in den Supraleiter eingebracht werden.
Die erfindungsgemässen Schwachstellen eignen sich zum Schutz
von Dünnschicht-Hochtemperatursupraleiteranordnungen gegen
die Ausbildung von Hot-Spots, insbesondere im Zusammenhang
mit supraleitenden Strombegrenzern.
Weitere vorteilhafte Ausführungsformen gehen aus den abhän
gigen Patentansprüchen hervor.
Nachfolgend wird die Erfindung anhand von Ausführungsbeispie
len im Zusammenhang mit den Zeichnungen näher erläutert. Es
zeigen
Fig. 1 eine Hochtemperatursupraleiteranordnung gemäss einer
ersten Ausführungsform der Erfindung, und
Fig. 2 eine Hochtemperatursupraleiteranordnung gemäss einer
bevorzugten weiteren Ausführungsform der Erfindung.
Die in der Zeichnung verwendeten Bezugszeichen sind in der
Bezugszeichenliste zusammengefasst. Grundsätzlich sind glei
che Teile mit denselben Bezugszeichen versehen.
In Fig. 1 ist ein Abschnitt eines bandförmigen Hochtemperatur
supraleiters 1 gezeigt, welcher in der angegebenen Richtung
von einem Strom der Stromstärke I durchflossen wird. An den
mit A und B bezeichneten Schwachstellen ist die kritische
Stromstärke IC, d. h. die über den Leiterquerschnitt senkrecht
zur Stromflussrichtung integrierte kritische Stromdichte,
verringert. Der Abstand in Stromflussrichtung zwischen den
Schwachstellen A, B ist mit d bezeichnet. Jede Schwachstelle
A, B umfasst mindestens einen Defekt 3. Gemäss einer ersten
Ausführungsform ist bei den Schwachstellen A, B der Quer
schnitt des Supraleiters 1 reduziert, indem im Innern oder am
Rand der Anordnung Supraleitermaterial entfernt wurde. Die
Defekte 3 sind in diesem Falle Aussparungen, welche sich mög
licher- aber nicht notwendigerweise über die ganze Dicke des
Supraleiters 1 erstrecken.
Gemäss einer zweiten Ausführungsform ist an den Schwachstel
len die kritische Stromstärke IC verringert durch eine Reduk
tion der kritischen Stromdichte jC. Dies kann wahlweise über
den ganzen Leiterquerschnitt oder nur über Teile davon erfol
gen. Ein entsprechender Defekt mit reduziertem jC kann sich
also über den ganzen Querschnitt erstrecken. Eine lokale Än
derung der Stöchiometrie beispielsweise durch den Einbau von
Fremdatomen ("Doping") oder Bestrahlung des Supraleitermate
rials führt i. A. zu einer Änderung von jV.
Im erstgenannten Falle einer vollständigen Unterdrückung der
supraleitenden Eigenschaften kann das ausgesparte Supralei
termaterial durch einen anderen Leiter oder einen Nichtleiter
ersetzt sein. In Fig. 2 ist ein Abschnitt einer Hochtempera
tursupraleiteranordnung gezeigt, bei welcher der Hochtempera
tursupraleiter 1 in elektrischem Kontakt mit einem elektri
schen Bypass 2 steht. An den mit A, B, C, D bezeichneten
Schwachstellen ist die kritische Stromstärke IC, d. h. die
über den Querschnitt der Anordnung integrierte kritische
Stromdichte, verringert, indem das Supraleitermaterial durch
Material des Bypass ersetzt wurde.
Steigt infolge eines Kurzschlusses die Stromstärke I im Su
praleiter 1 an, wird sie zuerst an den wie dargelegt präpa
rierten Stellen A, B den dortigen kritischen Wert IC über
schreiten. Sofern die Defekte 3 eine vergleichbare Reduktion
von IC bewirken, geschieht dies gleichzeitig oder zumindest
innerhalb einer tolerierbaren zeitlichen Verzögerung Δt. An
den Schwachstellen beginnt also verteilt über die Länge des
ganzen Supraleiters 1 die Energiedissipation. Dabei ist es
ohne Bedeutung, ob bei einer Schwachstelle mit reduzierter
kritischer Stromdichte jC die Erwärmung primär vom eigentli
chen Defekt 3 oder vom restlichen Teil des Querschnitts mit
unverändertem jC ausgeht. Die dabei erzeugte Wärme vermag
trotz einer bescheidenen Wärmeleitfähigkeit der Supralei
teranordnung auch benachbarte Gebiete innert nützlicher Frist
zu erreichen und aufzuwärmen. Diese Schwachstellen 3 bilden
also potentielle Hot-Spots, wobei gerade die Tatsache, dass
in geringem Abstand untereinander eine Vielzahl davon vorhan
den ist, verhindert, dass sich eine einzelne Schwachstelle zu
einem veritablen Hot-Spot entwickelt und den Supraleiter
schädigt.
Zur weiteren Unterstützung eines homogenen Quenches ist es
vorteilhaft, einen guten thermischen Leiter in Kontakt mit
dem Supraleiter 1 vorzusehen. Somit kann die bei den Schwach
stellen erzeugte Wärme noch schneller propagieren und auf an
grenzende Gebiete weitergeleitet werden. Für viele Anwendun
gen liegt der Supraleiter in Form eines Bandes oder Drahtes
vor, die Erfindung lässt sich aber auch bei einem geeignet
gekrümmten, d. h. nicht planaren Supraleiter einsetzen.
Bei der Ausgestaltung der Defekte 3 ist zu beachten, dass der
Nennstrom IN gleich oder kleiner als die minimale kritische
Stromstärke IC min sein soll. Eine zu grosse Absenkung letzte
rer bedeutet also eine inakzeptable Einschränkung der Strom
tragfähigkeit im Normalbetrieb. Bevorzugterweise dominieren
die absichtlich eingebauten Schwachstellen die inhärenten
Schwachstellen des Materials, d. h. die potentiellen Hot-Spots
des Supraleiters 1. Die Reduktion der kritischen Stromstärke
IC im Bereich der Schwachstellen sollte also die unvermeidli
che Variation von IC im restlichen Bereich des Supraleiters
übertreffen. Falls mit einer natürlichen IC-Variation von 5%
gerechnet werden muss, bringt eine Absenkung um weniger als
10% bereits den gewünschten Effekt.
Bevorzugt sind die Schwachstellen unter einem mittleren Ab
stand d über die ganze Länge der Anordnung verteilt vorgese
hen. Sie sind untereinander mehr oder weniger einheitlich
ausgebildet, so dass sie alle innerhalb einer maximalen Ver
zögerung Δt quenchen, d. h. in den resistiven Zustand überge
hen. Die von den Schwachstellen ausgehenden Wärmefronten er
reichen idealerweise innerhalb der genannten Zeitspanne Δt
jeden Punkt des Supraleiters 1. Somit erwärmt sich letzterer
innerhalb kurzer Zeit nach Auftreten des Kurzschlussstromes
über seine ganze Länge. Bei einer Ausbreitungsgeschwindigkeit
der Wärmefront von v m/s ist der Abstand der Schwachstellen
vereinfacht durch d ≈ 2 . v . Δt festgelegt. Ausbreitungsgesch
windigkeit v und maximale Verzögerung Δt hängen vom Aufbau
und Material der Supraleiteranordnung ab, zudem ist Δt von
der gewählten Anwendung abhängig. Bei einer Ausbreitungsge
schwindigkeit v von 5 m/s, wie sie für die im folgenden Ab
schnitt dargestellten Anordnungen zutreffend ist, und einer
Verzögerung Δt von 1 ms ergibt sich für d eine akzeptable
Grössenordnung im cm-Bereich. Demgegenüber sollten die
Schwachstellen beziehungsweise die Defekte 3 in Stromfluss
richtung in etwa eine Ausdehnung im µm-Bereich haben.
Dünnschicht-Hochtemperatursupraleiteranordnungen wie eingangs
erwähnt umfassen ein normalerweise polykristallines, untextu
riertes Substrat, beispielsweise aus Saphir, eine qualitativ
hochwertige dünne supraleitende Schicht und dazwischen eine
möglicherweise texturierte Pufferschicht. Die Pufferschicht
stimmt in ihren thermomechanischen Eigenschaften, insbesonde
re dem Wärmeausdehnungskoeffizienten, mit dem Hochtemperatur
supraleiter gut überein. Zur Aufbringung der Pufferschicht
und der supraleitenden Schicht werden beispielsweise PVD
(Physical Vapor Deposition) oder CVD (Chemical Vapor Deposi
tion) Prozesse verwendet. Das Aufwachsen der supraleitenden
Schicht erfolgt beispielsweise durch thermische Co-
Verdampfung (co-evaporation) oder mittels eines Laserabla
tions-verfahrens. Die Dicke der dergestalt präparierten su
praleitenden Schicht beträgt bis 5 µm.
Die genannten Verfahren zur Aufbringung einer dünnen supra
leitenden Schicht erlauben im Zusammenwirken mit einer geeig
neten Maskentechnik gleichzeitig die Ausgestaltung der
Schwachstellen mit der erforderlichen Genauigkeit beziehungs
weise Reproduzierbarkeit. Andererseits können auch nach er
folgter Deposition mittels Ätzverfahren die Aussparungen ge
mäss der ersten Ausführungsform auf kontrollierte Weise er
stellt werden. Dabei wird anschliessend an die Deposition des
Supraleiters 1 eine Maskenschicht aus einem geeigneten Photo
resist aufgebracht. Durch Öffnungen in der Maske hindurch
wird anschliessend durch ein übliches Materialabtragverfahren
wie z. B. Sputterätzen die darunterliegende supraleitende
Schicht 1 zumindest teilweise abgetragen. Nach dem Entfernen
der Maske wird anschliessend zur Fertigstellung der Dünn
schicht-Hochtemperatursupraleiteranordnung ganzflächig eine
Bypassschicht 2 (z. B. aus Ag oder Au) aufgetragen.
1
Supraleiter
2
Bypass
3
Defekt
A, B, C Schwachstelle
A, B, C Schwachstelle
Claims (8)
1. Hochtemperatursupraleiteranordnung mit einem Supraleiter
(1) und einer Stromflussrichtung (I),
dadurch gekennzeichnet, dass in Stromflussrichtung (I)
über den Supraleiter (1) verteilt Schwachstellen (A, B, C,
D) mit einer gegenüber dem Rest des Supraleiters (1) redu
zierten kritischen Stromstärke IC vorgesehen sind.
2. Hochtemperatursupraleiteranordnung nach Anspruch 1, da
durch gekennzeichnet, dass zumindest eine Schwachstelle
(A, B, C, D) eine Verringerung eines stromtragenden Quer
schnitts des Supraleiters (1) aufweist.
3. Hochtemperatursupraleiteranordnung nach Anspruch 1, da
durch gekennzeichnet, dass zumindest eine Schwachstelle
(A, B, C, D) Inhomogenitäten oder Defekte (3) im Supralei
ter (1) aufweist.
4. Hochtemperatursupraleiteranordnung nach Anspruch 1, da
durch gekennzeichnet, dass die Anordnung weiter einen
elektrischen Bypass (2) umfasst und dass zumindest eine
Schwachstelle (A, B, C, D) einen verringerten Querschnitt
des Supraleiters (1) und einen im gleichen Mass vergrö
sserten Querschnitt des Bypass (2) aufweist.
5. Hochtemperatursupraleiteranordnung nach einem der Ansprü
che 1 bis 4, dadurch gekennzeichnet, dass die Reduktion
der kritischen Stromstärke IC im Bereich der Schwachstel
len (A, B, C, D) grösser ist als die Variation der kriti
schen Stromstärke IC in einem zwischen zwei Schwachstellen
(A, B, C, D) liegenden Bereich des Supraleiters (1).
6. Hochtemperatursupraleiteranordnung nach einem der Ansprü
che 1 bis 5, dadurch gekennzeichnet, dass der Hochtemperatursupraleiter
(1) als dünne Schicht auf ein Substrat auf
gebracht ist.
7. Hochtemperatursupraleiteranordnung nach Anspruch 5, da
durch gekennzeichnet, dass die supraleitende Schicht (1)
aus einem keramischen Hochtemperatursupraleiter, insbeson
dere aus einer Verbindung gemäss der Formel YBa2Cu3O7-x, be
steht.
8. Verwendung einer Hochtemperatursupraleiteranordnung nach
einem der vorhergehenden Ansprüche in einem supraleitenden
Strombegrenzer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10014197A DE10014197A1 (de) | 2000-03-22 | 2000-03-22 | Hochtemperatursupraleiteranordnung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10014197A DE10014197A1 (de) | 2000-03-22 | 2000-03-22 | Hochtemperatursupraleiteranordnung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10014197A1 true DE10014197A1 (de) | 2001-09-27 |
Family
ID=7635891
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10014197A Withdrawn DE10014197A1 (de) | 2000-03-22 | 2000-03-22 | Hochtemperatursupraleiteranordnung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10014197A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1383178A1 (de) * | 2002-07-15 | 2004-01-21 | Abb Research Ltd. | Supraleitender Fehlerstrombegrenzer |
WO2005114758A1 (en) * | 2004-05-18 | 2005-12-01 | Rolls-Royce Plc | Fault current limiter |
EP1895604A2 (de) * | 2006-08-25 | 2008-03-05 | Nexans | Quenchgesteuerter Hochtemperatursupraleiter |
GB2590633A (en) * | 2019-12-20 | 2021-07-07 | Tokamak Energy Ltd | HTS linked partial insulation for HTS field coils |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19748483C1 (de) * | 1997-11-04 | 1999-03-04 | Siemens Ag | Aufbau mit Hoch-T¶c¶-Supraleitermaterial, Verfahren zur Herstellung und Verwendung des Aufbaus |
-
2000
- 2000-03-22 DE DE10014197A patent/DE10014197A1/de not_active Withdrawn
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19748483C1 (de) * | 1997-11-04 | 1999-03-04 | Siemens Ag | Aufbau mit Hoch-T¶c¶-Supraleitermaterial, Verfahren zur Herstellung und Verwendung des Aufbaus |
Non-Patent Citations (2)
Title |
---|
5-226707 A * |
JP Patents Abstracts of Japan: 5- 22855 A * |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1383178A1 (de) * | 2002-07-15 | 2004-01-21 | Abb Research Ltd. | Supraleitender Fehlerstrombegrenzer |
US6819536B2 (en) | 2002-07-15 | 2004-11-16 | Abb Research Ltd. | Superconducting fault current limiter |
WO2005114758A1 (en) * | 2004-05-18 | 2005-12-01 | Rolls-Royce Plc | Fault current limiter |
US7522393B2 (en) | 2004-05-18 | 2009-04-21 | Rolls-Royce Plc | Fault current limiter |
EP1895604A2 (de) * | 2006-08-25 | 2008-03-05 | Nexans | Quenchgesteuerter Hochtemperatursupraleiter |
EP1895604A3 (de) * | 2006-08-25 | 2011-01-05 | Nexans | Quenchgesteuerter Hochtemperatursupraleiter |
US7996053B2 (en) * | 2006-08-25 | 2011-08-09 | Nexans | Quench-controlled high temperature superconductor |
GB2590633A (en) * | 2019-12-20 | 2021-07-07 | Tokamak Energy Ltd | HTS linked partial insulation for HTS field coils |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102004048646B4 (de) | Supraleitende Strombegrenzereinrichtung vom resistiven Typ mit bandförmiger Hoch-Tc-Supraleiterbahn | |
EP1042820B1 (de) | SUPRALEITERAUFBAU MIT HOCH-T c?-SUPRALEITERMATERIAL, VERFAHREN ZUR HERSTELLUNG DES AUFBAUS SOWIE STROMBEGRENZEREINRICHTUNG MIT EINEM SOLCHEN AUFBAU | |
EP1088351B1 (de) | STROMBEGRENZUNGSEINRICHTUNG MIT LEITERBAHNANORDNUNG AUS HOCH-Tc-SUPRALEITERMATERIAL SOWIE VERFAHREN ZUR HERSTELLUNG DER EINRICHTUNG | |
EP1114471B1 (de) | Elektrisch stabilisierter dünnschicht-hochtemperatursupraleiter sowie verfahren zur herstellung eines solchen supraleiters | |
DE602004012035T2 (de) | Supraleitender Strombegrenzer mit magnetfeldunterstütztem Quench | |
DE69119190T2 (de) | Supraleitende Einrichtung mit extrem dünnen supraleitenden Kanal aus oxydischem supraleitendem Material und Methode zu deren Herstellung | |
DE3878884T2 (de) | Josephson-einrichtung, bestehend aus einer josephson-uebergangsstruktur, welche fuer einen oxidsupraleiter geeignet ist. | |
EP1107322A2 (de) | Hochtemperatursupraleiteranordnung und Verfahren zu deren Herstellung | |
EP0328757A2 (de) | Verfahren zur Herstellung dünner Schichten aus oxydischem Hochtemperatur-Supraleiter | |
DE10014197A1 (de) | Hochtemperatursupraleiteranordnung | |
DE3823795C2 (de) | ||
DE3886286T2 (de) | Verbindungsverfahren für Halbleiteranordnung. | |
DE10225935C5 (de) | Vorrichtung zum Leiten von Strom | |
DE60215789T2 (de) | Supraleitender Fehlerstrombegrenzer | |
DE1201871B (de) | Schaltungsanordnung mit einer Mehrzahl kryogener Schaltstufen | |
EP1759426B1 (de) | Strombegrenzungseinrichtung mit supraleitendem schaltelement | |
DE19832273C1 (de) | Resistiver Strombegrenzer mit Hoch-T¶c¶-Supraleitermaterial sowie Verfahren zur Herstellung des Strombegrenzers | |
WO2000052767A1 (de) | Dünnschicht-hochtemperatursupraleiteranordnung | |
DE3018510C2 (de) | Josephson-Übergangselement | |
DE4004908A1 (de) | Oxidkeramische streifenleiter auf metallischen baendern | |
EP1797600A1 (de) | VORRICHTUNG ZUR STROMBEGRENZUNG VOM RESISTIVEN TYP MIT BANDFÖRMIGEM HOCH-Tc-SUPRALEITER | |
DE3105517A1 (de) | Verbundsupraleiter | |
DE10027243A1 (de) | Hochtemperatursupraleiteranordnung | |
DE10226390B4 (de) | Resistive Strombegrenzereinrichtung mit supraleitender Leiterbahn und nicht-supraleitendem Shunt | |
DE69818227T2 (de) | Antisicherung gegrundet auf einem silicid-polysilicium-bipolartransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8139 | Disposal/non-payment of the annual fee |