DE10010283A1 - Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit - Google Patents

Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit

Info

Publication number
DE10010283A1
DE10010283A1 DE10010283A DE10010283A DE10010283A1 DE 10010283 A1 DE10010283 A1 DE 10010283A1 DE 10010283 A DE10010283 A DE 10010283A DE 10010283 A DE10010283 A DE 10010283A DE 10010283 A1 DE10010283 A1 DE 10010283A1
Authority
DE
Germany
Prior art keywords
metal oxide
containing layer
layer
polycrystalline metal
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10010283A
Other languages
English (en)
Inventor
Harald Bachhofer
Oswald Spindler
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10010283A priority Critical patent/DE10010283A1/de
Publication of DE10010283A1 publication Critical patent/DE10010283A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

Das Verfahren kann dazu dienen, einen Speicherkondensator eines Halbleiterbauelements mit ferro- oder paraelektrischem Dielektrikum in seinen Eigenschaften zu verbessern, wobei nach Abschneiden der metalloxidhaltigen, insbesondere ferroelektrischen Schicht (2), deren Oberflächenrauhigkeit durch einen Polierschritt, insbesondere durch chemisch-mechanisches Polieren (CMP), herabgesetzt wird. Eine nachfolgend abgeschiedene obere Elektrodenschicht (3) weist damit eine vergrößerte Kontaktfläche zu der metalloxidhaltigen Schicht (2) auf.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer polykristallinen metalloxidhaltigen Schicht nach den Merkma­ len des Patentanspruchs 1. Ein Verfahren zur Herstellung ei­ nes Speicherkondensators nach den Merkmalen des Patentan­ spruchs 2 und ein Verfahren zur Herstellung eines Halbleiter­ bauelements nach den Merkmalen des Patentanspruchs 3. Die Er­ findung betrifft somit insbesondere die Herstellung einer po­ lykristallinen metalloxidhaltigen Schicht, die als ferro­ elektrisches oder paraelektrisches Dielektrikum in einem Speicherkondensator eines Halbleiterbauelements, wie einer DRAM-Speicherzelle, Verwendung findet.
Die in der Mikroelektronik hergestellten dynamischen Halblei­ terspeicher-Bauelemente (DRAMs) bestehen im wesentlichen aus einem Auswahl- oder Schalttransistor und einem Speicherkon­ densator, in welchem zwischen zwei Kondensatorplatten ein dielektrisches Material eingefügt ist. Als Dielektrikum wer­ den üblicherweise zumeist Oxid- oder Nitridschichten verwen­ det, die eine Dielektrizitätskonstante von maximal etwa 8 aufweisen. Zur Verkleinerung des Speicherkondensators sowie zur Herstellung von nicht-flüchtigen Speichern werden "neuar­ tige" Kondensatormaterialien, wie beispielsweise ferroelekt­ rische oder paraelektrische Materialien mit deutlich höheren Dielektrizitätskonstanten, benötigt. Ein paar dieser Materia­ lien sind in der Publikation "Neue Dielektrika für Gbit- Speicherchips" von W. Hönlein, Phys. Bl. 55 (1999), genannt. Zur Herstellung von ferroelektrischen Kondensatoren für An­ wendungen in derartigen nicht-flüchtigen Halbleiterspeicher- Bauelementen hoher Integrationsdichte können z. B. ferroelekt­ rische Materialien, wie SrBi2 (Ta, Nb)2O9 (SBT oder SBTN), Pb (Zr, Ti)O3 (PZT), oder Bi4Ti3O12 (BTO) als Dielektrikum zwi­ schen den Kondensatorplatten eingesetzt werden. Es kann aber auch ein paraelektrisches Material, wie beispielsweise (BaSr) TiO3 (BST), zum Einsatz kommen.
Die Verwendung dieser neuartigen ferroelektrischen oder pa­ raelektrischen Dielektrika stellt jedoch die Halbleiterpro­ zesstechnologie vor neue Herausforderungen. Zunächst lassen sich diese neuartigen Materialien nämlich nicht mehr mit dem traditionellen Elektrodenmaterial Polysilizium kombinieren. Deshalb müssen inerte Elektrodenmaterialien, wie beispiels­ weise Platinmetalle, d. h. Pt, Pd, Ir, Rh, Ru oder Os, oder deren leitfähige Oxide (z. B. RuO2), eingesetzt werden. Es können auch allgemein leitfähige Oxide, wie LaSrCoOx oder SrRuO3, verwendet werden. Der Grund hierfür liegt darin, dass nach dem Abscheiden des ferroelektrischen Dielektrikums die­ ses in einer sauerstoffhaltigen Atmosphäre bei Temperaturen von etwa 550-800°C gegebenenfalls mehrfach getempert ("kon­ ditioniert") werden muss. Zur Vermeidung von unerwünschten chemischen Reaktionen des ferroelektrischen Dielektrikums mit den Elektroden werden diese daher zumeist aus Platin oder ei­ nem anderen ausreichend temperaturstabilen und inerten Mate­ rial, wie einem anderen Platinmetall oder einem leitfähigen Oxid, gefertigt.
In ferroelektrischen Speicherbauelementen wird das aus einer ersten, unteren Elektrode, der ferro- oder paraelektrischen Schicht und einer zweiten, oberen Elektrode bestehende Kon­ densatormodul entweder als "stacked capacitor" oder als "off-set capacitor" integriert. Bei dem "stacked capacitor"- Konzept wird die untere Elektrode über einen Metallisierungsstopfen ("plug") durch eine Isolationsschicht an das Drain- Gebiet des zugeordneten Auswahltransistors angeschlossen. Bei dem "off-set capacitor"-Konzept wird dagegen die obere Elekt­ rode über die erste Metallisierungsebene und einen durch zwei Isolationsschichten verlaufenden Metallisierungsstopfen an das Drain-Gebiet des zugeordneten Auswahltransistors ange­ schlossen. In beiden Fällen wird das Kondensatormodul auf vergleichbare Weise prozessiert. Vereinfacht dargestellt kommt es dabei zu folgender Prozessreihenfolge: zuerst wird die untere Elektrode aufgebracht und strukturiert und gegebe­ nenfalls getempert. Danach wird die ferro- oder paraelektri­ sche Dielektrikumsschicht aus einem metalloxidhaltigen Mate­ rial aufgebracht und gegebenenfalls - abhängig von dem Ver­ fahren der Schichterzeugung - anschließend einer Temperatur­ behandlung unterzogen (Ferro-Anneal). Die metalloxidhaltige Schicht liegt dann in polykristalliner Form vor. Danach wird die obere Elektrodenschicht aufgebracht und strukturiert. Zur weiteren Verbesserung der Kondensatoreigenschaften wird da­ nach im allgemeinen eine weitere Temperaturbehandlung ange­ schlossen (Post-Anneal).
Es haben jedoch Messungen an Pt/SrBi2 (Ta, Nb)2O9/CeO2/Si- Schichtaufbauten gezeigt, dass Strukturen, die ohne einen Post-Anneal durchgeführt wurden, um etwa 50% höhere spezifi­ sche Kapazitäten aufweisen, als Strukturen, die einem Post- Anneal (bei 800°C und 30 Minuten in sauerstoffhaltiger Atmo­ sphäre) unterzogen wurden. Zur Erläuterung dieses Verhaltens dienen die nachfolgend beschriebenen Fig. 1a) und b). Die­ se zeigen jeweils die Morphologie einer metalloxidhaltigen Schicht, beispielsweise einer SrBi2Ta2O9-(SBT)Schicht, und ei­ ner auf dieser abgeschiedenen oberen Elektrodenschicht. Die Fig. 1a) zeigt den morphologischen Zustand nach Abscheiden der oberen Elektrodenschicht und die Fig. 1b) zeigt den morphologischen Zustand nach Durchführung eines Post-Anneals der Schichtstruktur.
Nach dem Ferro-Anneal liegt die SBT-Schicht in polykristalli­ ner Form vor und besitzt eine relativ große Oberflächenrau­ higkeit mit einer Rauhtiefe von Rt < 10 nm. Wird nachfolgend die obere Elektrodenschicht, beispielsweise eine Platin­ schicht, aufgebracht, werden die Gräben zwischen den einzel­ nen SBT-Körnern an der Oberfläche mit kleinem Pt-Körnern auf­ gefüllt (Fig. 1a)). Wird das gesamte System daraufhin einem Post-Anneal unterzogen, wachsen einige kleine Pt-Körner auf Kosten der anderen zu größeren Körnern heran, wobei die Un­ terseite der oberen Elektrode eine relativ glatte Oberfläche bildet. An der Grenzfläche zwischen der SBT-Schicht und der oberen Elektrodenschicht entstehen kleine Hohlräume (Fig. 1b)) und die effektive Kontaktfläche zwischen beiden Schich­ ten geht zurück.
Man behandelt die nach einem Post-Anneal erhaltene Struktur der Fig. 1b) als Reihenschaltung zweier Kondensatoren, wobei das System SBT/Hohlraum an der Grenzfläche zur oberen Elekt­ rode als der eine Kondensator (mit niedrigerer relativer Die­ lektrizitätskonstanten verglichen mit SBT) und der SBT-Film darunter als der zweite Kondensator angesehen wird. Die Ge­ samtkapazität sinkt gegenüber der SBT-Schicht vor dem Post- Anneal. Wird die obere Elektrode jedoch keinem Post-Anneal unterzogen, die in Fig. 1a) erhaltene Struktur demnach nicht verändert, kommt es in den mit kleinen Pt-Körnern gefüllten Gräben zwischen den einzelnen SBT-Körnern zu lokal erhöhten elektrischen Feldstärken, die wiederum zu einem wesentlich erhöhten Leckstrom und niedrigerer Durchbruchsspannung füh­ ren.
Der vorliegenden Erfindung liegt demzufolge die Aufgabe zugrunde, ein Verfahren zur Herstellung einer polykristalli­ nen metalloxidhaltigen Schicht anzugeben, welches dazu geeig­ net ist, einen Speicherkondensator mit guten Bauelementeigen­ schaften herzustellen. Insbesondere soll ein derartiger Spei­ cherkondensator eine relativ hohe Speicherkapazität, eine re­ lativ hohe Durchbruchsspannung und einen relativ niedrigen Leckstrom im Betrieb aufweisen.
Diese Aufgabe wird durch die Merkmale der unabhängigen Patentansprüche gelöst.
Dementsprechend beschreibt die Erfindung ein Verfahren zur Herstellung einer polykristallinen metalloxidhaltigen Schicht mit den Schritten:
  • - Bereitstellen eines Trägers;
  • - Bilden einer polykristallinen metalloxidhaltigen Schicht auf dem Träger;
  • - Verringern der Oberflächenrauhigkeit der polykristalli­ nen metalloxidhaltigen Schicht.
Dabei wird die metalloxidhaltige Schicht als im wesentlichen amorphe Schicht abgeschieden und nach der Abscheidung wird eine Temperaturbehandlung, insbesondere bei einer Temperatur zwischen 700° und 800°C, durchgeführt, bei der die im wesent­ lichen amorphe metalloxidhaltige Schicht kristallisiert.
Ein wesentliches Merkmal der vorliegenden Erfindung besteht darin, dass eine durch die polykristalline Morphologie der metalloxidhaltigen Schicht bedingte Oberflächenrauhigkeit verringert wird. Dies kann durch einen Polierschritt, insbe­ sondere durch chemisch-mechanisches Polieren (CMP) erreicht werden.
Dieses Verfahren kann dazu verwendet werden, einen Speicher­ kondensator herzustellen, wobei als Substrat eine erste E­ lektrode bereitgestellt wird, auf der ersten Elektrode eine polykristalline metalloxidhaltige Schicht, wie oben beschrie­ ben, hergestellt wird, und auf der metalloxidhaltigen Schicht eine zweite Elektrode aufgebracht wird. Infolge der verrin­ gerten Oberflächenrauhigkeit der metalloxidhaltigen Schicht kann eine um bis zu 50% höhere spezifische Kapazität des Speicherkondensators und damit um bis zu 50% höhere remanen­ te Polarisationswerte erwartet werden.
Die metalloxidhaltige Schicht kann dabei insbesondere aus ei­ nem ferro- oder paraelektrischen Material, wie SrBi2Ta2O9 (SBT), SrBi2 (Ta, Nb)2O9 (SBTN), Pb (Zr, Ti)O3 (PZT), (BaSr) TiO3 (BST) oder SrTiO3, hergestellt sein.
Die Elektrodenschichten können aus einem Platinmetall, insbe­ sondere Platin, einem leitfähigen Oxid eines Platinmetalls oder einem anderen leitfähigen Oxid hergestellt sein.
Im folgenden wird ein Ausführungsbeispiel der vorliegenden Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1a, b die Morphologie einer Schichtstruktur aus ei­ ner metalloxidhaltigen Schicht und einer obe­ ren Elektrodenschicht nach einem konventionel­ len Herstellungsverfahren;
Fig. 2a bis c die Herstellung eines Speicherkondensators nach einem erfindungsgemäßen Verfahren.
Gemäß Fig. 2a wird zuerst auf ein nicht dargestelltes Sub­ strat eine erste, untere Elektrodenschicht 1 aufgebracht. Das Substrat kann beispielsweise eine Isolationsschicht sein, mit der ein auf einem Halbleitersubstrat geformter Schalttransis­ tor bedeckt und planarisiert wurde. In diese Isolations­ schicht kann ein durchgängiger Metallisierungsstopfen ("plug") eingeformt sein, um die erste, untere Elektroden­ schicht mit einem Drain-Gebiet des Schalttransistors zu ver­ binden. Für den hier vorgesehenen Anwendungsfall der Herstel­ lung eines ferro- oder paraelektrischen Speicherkondensators wird für die erste, untere Elektrodenschicht 1 ein inertes Elektrodenmaterial, nämlich ein Platinmetall, insbesondere Platin, ein Oxid eines Platinmetalls oder ein anderes leitfä­ higes Oxid verwendet. Nach Abscheiden der ersten Elektroden­ schicht 1 kann gegebenenfalls ein Temperaturbehandlungs­ schritt durchgeführt werden, um die Struktureigenschaften des Platins und somit auch seine elektrischen Eigenschaften zu verbessern. Vor oder nach einem Temperaturbehandlungsschritt wird eine Strukturierung der ersten Elektrodenschicht 1 vor­ genommen.
Auf die erste Elektrodenschicht 1 wird dann eine metalloxid­ haltige Schicht 2 abgeschieden. Insbesondere für die Zwecke der Herstellung eines Speicherkondensators für eine DRAM- Speicherzelle wird die metalloxidhaltige Schicht durch ein ferroelektrisches oder ein paraelektrisches Material gebil­ det. Demgemäß enthält die metalloxidhaltige Schicht vorzugs­ weise eines der Materialien SrBi2Ta2O9 (SBT), SrBi2 (Ta, Nb)2O9 (SBTN), Pb (Zr, Ti)O3 (PZT), (BaSr) TiO3 (BST) oder SrTiO3.
Die metalloxidhaltige Schicht und die Elektrodenschichten können beispielsweise entweder durch ein Sputter-Verfahren, durch metallorganische Abscheidung (MOD) oder durch metallor­ ganische Gasphasenabscheidung (MOCVD) abgeschieden werden. Die Kristalline oder morphologische Struktur der abgeschiedenen metalloxidhaltigen Schicht wird im wesentlichen durch das gewählte Abscheideverfahren bestimmt. Während durch ein Sput­ ter-Verfahren das Material im allgemeinen im amorphen Zustand abgeschieden wird, kann durch MOD oder MOCVD bei geeigneter Verfahrensführung eine Abscheidung in kristallinem oder poly­ kristallinem Zustand ermöglicht werden. Von dem Zustand der abgeschiedenen Schicht hängt es ab, ob nach der Abscheidung ein Temperaturbehandlungsschritt durchgeführt werden muss.
Nach der Abscheidung einer im wesentlichen amorphen metall­ oxidhaltigen Schicht wird eine Temperaturbehandlung bei einer Temperatur vorzugsweise zwischen 700° und 800°C durchgeführt, um die in abgeschiedenem Zustand amorphe metalloxidhaltige Schicht zumindest teilweise zu kristallisieren, d. h. in eine polykristalline metalloxidhaltige Schicht umzuwandeln. Da­ durch entstehen relativ große Kristallite 2A, durch die in­ folge der zwischen ihnen vorhandenen Zwischenräume eine Ober­ fläche mit relativ großer Rauhigkeit entsteht. Diese Oberflä­ chenrauhigkeit weist eine Rauhtiefe von Rt < 10 nm auf. Die Oberflächenrauhigkeit wird vorzugsweise durch einen Polier­ vorgang verringert, wobei insbesondere ein chemisch- mechanisches Polieren (CMP) zum Einsatz kommt, wodurch eine metalloxidhaltige Schicht mit einer sehr glatten Oberfläche 2B erzeugt wird. Wie in der Fig. 2b dargestellt ist, geht es darum, die Oberflächenrauhigkeit der metalloxidhaltigen Schicht entscheidend zu verringern, um beste Voraussetzungen dafür zu schaffen, dass eine nachfolgend abgeschiedene zweite Elektrodenschicht einen guten elektrischen Kontakt mit der metalloxidhaltigen Schicht aufweist.
Gemäß Fig. 2c wird nach dem Poliervorgang eine zweite, obere Elektrodenschicht 3 auf die metalloxidhaltige Schicht durch eines der bekannten Abscheideverfahren aufgebracht, die beispielshalber weiter oben genannt worden sind. Unmittelbar nach der Abscheidung ist die zweite Elektrodenschicht 3 durch relativ kleine Kristallite gebildet. Wie bereits in Verbin­ dung mit Fig. 1b dargestellt, kann anschließend ein sogenann­ ter Post-Anneal durchgeführt werden, mit welchem die Kristal­ lite vergrößert werden können. Dieser Post-Anneal kann bei­ spielsweise bei 800°C und 30 Minuten Dauer in sauerstoffhal­ tiger Atmosphäre durchgeführt werden. Dadurch dass die Ober­ flächenrauhigkeit der metalloxidhaltigen Schicht 2 stark ver­ ringert ist, bleibt auch bei thermisch bedingter Vergrößerung der Kristallite der zweiten Elektrodenschicht 3 eine relativ große Kontaktfläche zwischen der zweiten Elektrodenschicht 3 und der metalloxidhaltigen Schicht 2 erhalten. Demnach ist eine um bis zu 50% höhere spezifische Kapazität des herge­ stellten Speicherkondensators und damit um bis zu 50% höhere remanente Polarisationswerte zu erwarten.
Zumeist werden die metalloxidhaltige Schicht und die zweite Elektrodenschicht 3 derart hergestellt, dass sie sich in la­ teraler Richtung über die erste Elektrodenschicht 1 hinaus erstrecken. Üblicherweise werden die metalloxidhaltige Schicht 2 und die zweite Elektrodenschicht 3 nach deren Fer­ tigstellung gemeinsam strukturiert.

Claims (13)

1. Verfahren zur Herstellung einer polykristallinen metall­ oxidhaltigen Schicht (2) mit den Schritten:
  • - Bereitstellen eines Trägers;
  • - Bilden einer polykristallinen metalloxidhaltigen Schicht (2) auf dem Träger;
  • - Verringern der Oberflächenrauhigkeit der polykristalli­ nen metalloxidhaltigen Schicht (2).
2. Verfahren zur Herstellung eines Speicherkondensators mit den Schritten:
  • - Bereitstellen einer ersten Elektrode (1);
  • - Herstellen einer polykristallinen metalloxidhaltigen Schicht (2) gemäß Anspruch 1 auf der als Träger dienen­ den ersten Elektrode (1);
  • - Aufbringen einer zweiten Elektrode (3) auf die polykri­ stalline metalloxidhaltige Schicht (2)
3. Verfahren zur Herstellung eines Halbleiterbauelements, bei welchem
  • - auf einem Halbleitersubstrat ein Schalttransistor ge­ formt wird, und
  • - auf dem Schalttransistor ein Speicherkondensator gemäß Anspruch 2 geformt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass
  • - die metalloxidhaltige Schicht (2) als im wesentlichen amorphe Schicht abgeschieden wird, und
  • - nach der Abscheidung eine Temperaturbehandlung, insbe­ sondere bei einer Temperatur zwischen 700° und 800°C, durchgeführt wird, bei der die im wesentlichen amorphe metalloxidhaltige Schicht kristallisiert.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass
  • - die Oberflächenrauhigkeit der polykristallinen metall­ oxidhaltigen Schicht durch Polieren, insbesondere durch chemisch-mechanisches Polieren (CMP), verringert wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass
  • - die metalloxidhaltige Schicht aus einem ferro- oder pa­ raelektrischen Material, wie SrBi2Ta2O9 (SBT), SrBi2 (Ta, Nb)2O9 (SBTN), Pb (Zr, Ti)O3 (PZT), (BaSr) TiO3 (BST) o­ der SrTiO3, hergestellt wird.
7. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass
  • - die Elektroden (1, 3) aus einem Platinmetall, einem leitfähigen Oxid eines Platinmetalls oder einem anderen leit­ fähigen Oxid hergestellt sind.
8. Schichtstruktur, mit
  • - einem Träger, und
  • - einer auf dem Träger gebildeten polykristallinen metall­ oxidhaltigen Schicht (2), deren Oberflächenrauhigkeit nach ihrer Bildung verringert wurde.
9. Speicherkondensator, welcher aufweist
  • - eine Schichtstruktur nach Anspruch 8, wobei eine erste Elektrode (1) als Träger dient, und
  • - eine auf die polykristalline metalloxidhaltige Schicht (2) aufgebrachte zweite Elektrode (3).
10. Halbleiterbauelement, bei welchem
  • - auf einem Halbleitersubstrat ein Schalttransistor ge­ formt ist, und
  • - auf dem Schalttransistor ein Speicherkondensator nach Anspruch 9 geformt ist.
11. Gegenstand nach einem der Ansprüche 8 bis 10, bei wel­ chem
  • - die Oberflächenrauhigkeit der polykristallinen, metall­ oxidhaltigen Schicht (2) durch Polieren, insbesondere durch chemisch-mechanisches Polieren (CMP), verringert ist.
12. Gegenstand nach einem der Ansprüche 8 bis 10, bei wel­ chem die metalloxidhaltige Schicht (2) aus einem ferro- oder paraelektrischen Material, wie SrBi2Ta2O9 (SBT), SrBi2 (Ta, Nb)2O9 (SBTN), Pb (Zr, Ti)O3 (PZT), (BaSr) TiO3 (BST) oder SrTiO3, hergestellt ist.
13. Gegenstand nach einem der Ansprüche 8 bis 10, bei wel­ chem die Elektroden (1, 3) aus einem Platinmetall, einem leitfähigen Oxid eines Platinmetalls oder einem anderen leitfähigen Oxid hergestellt sind.
DE10010283A 2000-02-25 2000-02-25 Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit Withdrawn DE10010283A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10010283A DE10010283A1 (de) 2000-02-25 2000-02-25 Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10010283A DE10010283A1 (de) 2000-02-25 2000-02-25 Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit

Publications (1)

Publication Number Publication Date
DE10010283A1 true DE10010283A1 (de) 2001-09-13

Family

ID=7633314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10010283A Withdrawn DE10010283A1 (de) 2000-02-25 2000-02-25 Verfahren zur Herstellung einer metalloxidhaltigen Schicht mit reduzierter Oberflächenrauhigkeit

Country Status (1)

Country Link
DE (1) DE10010283A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5330931A (en) * 1993-09-22 1994-07-19 Northern Telecom Limited Method of making a capacitor for an integrated circuit

Similar Documents

Publication Publication Date Title
DE69833168T2 (de) Halbleiter-Speicherbauteil mit ferroelektrischem Dünnfilm
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE69736895T2 (de) Verfahren zur herstellung eines halbleiterspeichers
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE10226381A1 (de) Halbleiter-Vorrichtung mit einem Dünnfilm-Kondensator und Verfahren zu seiner Herstellung
DE10131716B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiterspeichervorrichtung durch eine zweistufige Thermalbehandlung
DE60035311T2 (de) Ferroelektrische Struktur aus Bleigermanat mit mehrschichtiger Elektrode
DE10100695B4 (de) Halbleitervorrichtung
DE19543539C1 (de) Verfahren zur Herstellung einer Speicherzellenanordnung
DE19963500C2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht, insbesondere einer ferroelektrischen oder paraelektrischen Schicht
DE10053171C2 (de) Verfahren zum Herstellen einer ferroelektrischen oder paraelektrischen metalloxidhaltigen Schicht und eines Speicherbauelements daraus
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10064068B4 (de) Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
EP0867926A1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
EP1182698A2 (de) Barriereschicht für einen Speicherkondensator
DE10262115B4 (de) Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür
DE10009762B4 (de) Herstellungsverfahren für einen Speicherkondensator mit einem Dielektrikum auf der Basis von Strontium-Wismut-Tantalat
EP1138065A1 (de) Verfahren zum herstellen einer strukturierten metalloxidhaltigen schicht
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
DE10152636B4 (de) Chain-FeRAM-Speichereinrichtung
DE19825266B4 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal