DE10002754A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE10002754A1
DE10002754A1 DE2000102754 DE10002754A DE10002754A1 DE 10002754 A1 DE10002754 A1 DE 10002754A1 DE 2000102754 DE2000102754 DE 2000102754 DE 10002754 A DE10002754 A DE 10002754A DE 10002754 A1 DE10002754 A1 DE 10002754A1
Authority
DE
Germany
Prior art keywords
diffusion
semiconductor device
low
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2000102754
Other languages
English (en)
Inventor
Karl Bitzer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE2000102754 priority Critical patent/DE10002754A1/de
Publication of DE10002754A1 publication Critical patent/DE10002754A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/88Tunnel-effect diodes
    • H01L29/882Resonant tunneling diodes, i.e. RTD, RTBD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02395Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/02428Structure
    • H01L21/0243Surface structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02463Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/02546Arsenides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02576N-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30612Etching of AIIIBV compounds
    • H01L21/30617Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

Die Erfindung betrifft ein Halbleiterbauelement, hergestellt auf einem vorstrukturierten Halbleitersubstrat und anschließender Epitaxie wobei daß Substrat derart vorstrukturiert ist, daß es an wenigstens einer Stelle nach der Ätzung die 100 Oberkante in einer Dimension einschränkt und die Seitenflächen aus höherindizierten Facetten bestehen. Dies kann durch eine geeignete Ausrichtung der Maske und eine Ätzung die nach dem Stand der Technik erfolgt, erzielt werden. Die Epitaxie kann nach der Vorstrukturierung mittels Molekularstrahlepitaxie (MBE) als auch mit Hilfe der Metallorganischen Molekularstrahlepitaxie (MOVPE) erfolgen. Durch die Ausnutzung der unterschiedlichen Diffusionslängen der an der Epitaxie beteiligen Elemente kommt es an der in einer Dimension eingeschränkten Stelle, im folgenden diffusionslimitiert genannt, aufgrund der Diffusion von der höherindizierten Facette zur 100 Oberkante zu einer erhöhten Wachstumsrate und zur Ausbildung neuer Facetten zwischen der höherindizierten Facette und der 100 Oberkante aufgrund des Massentransportes. Wird z. B. GaAs aufgewachsen, so beschränkt der Galliumfluß die Wachstumsrate, Arsen wird im Überangebot bereitgestellt. Gallium diffundiert von der höherindizierten Facette weg hin zur 100 Kante, es entsteht eine erhöhte Wachstumsrate an der 100 Oberkante im Bereich der Diffusionslänge. Ein Gruppe III Element mit hoher Diffusionsbereitschaft dient aufgrund der Wachstumskinetik der Erzeugung neuer Facetten, es findet eine starker Materialtransport statt. Es wird im folgenden von formbildenden Strukturen gesprochen. Das Gruppe III Element Aluminium weist hingegen aufgrund seiner gegenüber Gallium erhöhten Bindungsenergie zu Arsen eine geringere Diffusionslänge auf. Die Diffusion von der höherindizierten Facette zur 100 Oberkante ist nur geringfügig. Strukturen, bei denen das wachstumsbegrenzende Element nur geringfügig diffundiert werden als formerhaltend bezeichnet. Wird eine AlAs/GaAs/AlAs Wechselschicht auf das bereits zuvor abgeschiedende GaAs aufgebracht, so entsteht am diffusionslimitierten Bereich aufgrund des Massentransports eine niederdimensionale Struktur wie etwa ein Quantendraht oder ein Quantenpunkt. An den großflächigen Stellen und somit auf den gegenüberliegenden Seiten der diffusionslimierten Struktur ist nach bekannter Art ein Quantentopf vorhanden. Wird weiterhin eine GaAs Schicht mit Silizium dotiert, so nimmt die Dotierkonzentration aufgrund der Einbaumechanismen von Silizium und des amphoteren Charakters nahe der diffusionslimitierten Struktur ab. Durch geeignete Wahl der Parameter stellt sich ein undotierter Bereich am diffusionslimitierten Bereich ein. Es entsteht somit ein niederdimensionales Bauelement in lateraler Richtung mit wenigen Prozesschritten.
Ferner betrifft die Erfindung ein Verfahren zur Herstellung eines Halbleiterbauelementes bei dem auf ein vorstrukturiertes Substrat verschiedene binäre, ternäre und quaternäre Epitaxieschichten aufgebracht sind. Die Vorstrukturierung erfolgt in der Art, daß an wenigstens einer Stelle eine Diffusionslimitierung auftritt und daß an dieser Stelle durch die Einbaueigenschaften der beteiligen Spezies eine Stapelung der niederdimensionalen Strukturen erfolgen kann. Durch die Art der Strukturierung kann es hierbei zur Ausbildung von Quantendrähten und zur Ausbildung von Quantenpunkten kommen. Die Ansteuerung des Bauelements erfolgt an den gegenüberliegenden Seiten der diffusionslimitierten Struktur. Eine Trennung der z. B. siliziumdotierten GaAs Schicht ist durch den unterschiedlichen Einbau des Dotierstoffes am diffusionslimitierten Bereich gewährleistet.
Bauelemente an vorstrukturierten Substraten und anschließender Epitaxie sind z. B. aus US Patent 04974036 bekannt. Hierin wird ein Bauelement, hergestellt aus einer Heterostruktur, an einem strukturierten Substrat beschrieben. Die Heterostruktur besteht aus einem Supergitter und es werden die unterschiedlichen Einbaueigenschaften der beteiligten Spezies an höherindizierten Facetten und somit der Wachstumsgeschwindigkeiten an den unterschiedlichen Facetten ausgenutzt. Eine Ansteuerung einzelner niederdimensionaler Strukturen ist nicht vorgesehen. Ebenso wird die Diffusion der beteiligten Elemente nicht betrachtet. Aus US Patent 531484 ist die Herstellung eines Quantenpunktes an einem vorstrukturierten Substrat beschrieben. Die Herstellung erfolgt derart, daß durch die Verwendung einer geeigneten Ätzlösung eine inverse Dreieckspyramide in ein III-V (111)B Substrat bzw. ein Graben in ein 100 Substrat geätzt wird. Eine Ansteuerung einer einzelnen niederdimensionalen Struktur ist nicht gegeben. Die Diffusionseigenschaften der Elemente werden nicht berücksichtigt.
Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement und ein Verfahren zum Herstellen eines solchen Halbleiterbauelementes zu schaffen, welches die Ansteuerung eines, mehrerer oder mehrerer gekoppelter niederdimensionaler Strukturen ermöglicht und welches mit wenigen Prozesschritten herstellbar ist.
Diese Aufgabe wird durch eine geeignete Vorstrukturierung des Substrates sowie dessen anschließender Epitaxie gelöst. Die Strukturierung erfolgt gemäß dem Stand der Technik. Die Epitaxie erfolgt in bekannter Art nach MBE bzw. MOVPE. Ferner erfolgt die Strukturierung mit einer Maske derart, daß an wenigstens einer Stelle die Maske wesentlich kleiner ist als an den weiteren für das Bauelement notwendigen Stellen und daß an dieser eingeschränkten Stelle die Kante der höherindizierten Facette zur 100 Oberkante in (1-10) Richtung zeigt. Gemäß der Erfindung ist vor dem Epitaxieschritt ein strukturiertes Substrat derart vorhanden, daß an genannter Stelle die ankommenden Teilchen mit hoher Diffusionslänge von beiden höherindizierten Seiten zur 100 Oberkante befördert werden. Eine Erhöhung der Wachstumsrate an der 100 Oberkante aufgrund des Massentransports an der Stelle ist entstanden, die Wachstumsrate ist im Vergleich zur großflächigen Stelle erhöht. Durch die zusätzliche Ausbildung einer neuen Facette entsteht im Bereich der diffusionslimitierten Struktur eine Spitze. Durch eine anschließend geeignete Wechselschicht wie. z. B. AlAs/GaAs/AlAs entsteht aufgrund der unterschiedlichen Diffusionslängen der wachstumsbegrenzenden Elemente Gallium und Aluminium ein Quantendraht, bzw. bei geeigneter Wahl der Maske ein Quantenpunkt an der Spitze der Struktur. AlAs wirkt hierbei formerhaltend, GaAs formgebend für die Struktur. Die unterschiedliche Diffusionslänge der beteiligten Elemente ist von entscheidender Bedeutung. Wird für die Dotierung z. B. der amphotere Dotierstoff Silizium verwendet, so ist gemäß dem Stand der Technik bekannt, daß an höherindizierten Facetten die Ladungsträgerkonzentration gegenüber großflächigen Proben abgesenkt ist. Bei höherer Indizierung wird ebenso p Dotierung erreicht. Die Absenkung der freien Ladungsträgerkonzentration ist gleichsam im Bereich der diffusionslimitierten Struktur vorhanden. Durch eine geeignete Wahl der Parameter ist die freie Ladungsträgerkonzentration nicht mehr vorhanden. Es entsteht durch eine einzelne Epitaxieschicht eine örtliche Trennung einer dotierten GaAs Schicht, einer undotierten Schicht sowie räumlich von der ersten Schicht getrennt, eine dotierte GaAs Schicht. Durch eine geeignete Wahl der Schichten kann ein Bauelement unter Ausnutzung der geeigneten Vorstrukturierung sowie der Diffusions- und Einbaueigenschaften ein Bauelement in lateraler Richtung hergestellt werden. Bevorzugte Ausführungsbeispiele der Erfindung werden in den Unteransprüchen offenbart.
Gemäß einem vorteilhaften Ausführungsbeispiel der Erfindung ist die Seitenfacette am begrenzenden Bereich derart zu wählen, daß die Richtung der Kante von der höherindizierten Facette zur 100 Oberkante in (1-10) Richtung zeigt, demzufolge sich in Richtung (111)A neigt. Hierdurch ist eine stärkerer Materialtransport des Elements mit großer Diffusion gewährleistet. Die gewünschte Formgebung ist hierdurch leichter zu erzielen, zusätzliche Facetten bilden sich bereits früher aus, die Spitze ist somit bereits nach kürzerer Epitaxiedauer vorhanden.
Im folgenden wird die Erfindung mit einem Ausführungsbeispiel eines Halbleiterbaulementes, einer resonanten Tunneldiode (RTD) anhand verschiedener Zeichnungen näher erläutert.
Fig. 1 zeigt das strukturierte Substrat mit Maske in Aufsicht und in den Seitenansichten A und B
Fig. 2 zeigt die Seitenansicht A mit den einzelnen Epitaxieschritten sowie der Ausbildung diverser Facetten und der niederdimensionalen Struktur
Fig. 3 zeigt die Seitenansicht B mit den einzelnen Epitaxieschritten sowie der Ausbildung zusätzlicher Überhöhungen und der niederdimensionalen Struktur
Fig. 4 zeigt eine weitere Ausführungsform mit vertikal angeordneten Quantenpunkten, die Anschlüsse des Bauelements sind eingezeichnet
Fig. 5 zeigt die laterale Anordnung einer niederdimensionalen Struktur in der Seitenansicht B.
In Fig. 1 ist nach dem erfindungsgemäßen Verfahren eine Maske (1) auf das Substrat (2) aufgebracht, welche an einer definierten Stelle eine deutlich eingeschränkte Breite (1a) aufweist. Zusätzlich sind in der Zeichnung ein Schnitt A in Richtung des begrenzenden Bereiches und ein Schnitt B in Längsrichtung eingezeichnet. Wird die Ätzung durchgeführt, so ergeben sich gemäß (2a) höherindizierte Facetten. Die Länge der höherindizierten Facetten hängt von der Ätzdauer ab. Die Breite der 100 Oberkante ist kleiner als 2 µm zu wählen so daß die Ausbildung der Spitze eine nicht zu lange Zeit in Anspruch nimmt. Im Längsschnitt (2b) ergibt sich keine Ätzung. Anschließend wird die Maske entfernt und das Substrat wird nach Reinigung der Epitaxie zugeführt.
In Fig. 2 ist Schnitt A mit den einzelnen Heteroschichten ((3)-(8)) und die Ausbildung neuer Facetten (11) für die Erstellung einer resonanten Tunneldiode zu sehen. Schicht (3) stellt hierbei eine undotierte GaAs Schicht dar. Gallium ist wachstumsbegrenzend und diffundiert (10a) von der höherindizierten Facette (9) zur 100 Oberkante. Durch den Materialtransport erhöht sich die Wachstumsrate an der 100 Oberkante, es bilden sich aufgrund der energetischen Bedingungen zusätzliche Facetten aus. Ist die gewünschte Form erhalten so folgt eine siliziumdotierte GaAs Schicht (4). Die freie Ladungsträgerkonzentration ist aufgrund des amphoteren Charakters des Dotierstoffes an den jeweiligen Facetten unterschiedlich. Durch eine geeignete Wahl der Parameter ist die freie Ladungsträgerkonzentration an der Spitze nahezu null. An den höherindizierten Facetten kann p Dotierung vorhanden sein. Weiterhin wird als Barriere für den Topf eine AlAs Schicht aufgebracht (5). AlAs ist formerhaltend, es bilden sich nahezu keine neuen Facetten aus, ein Materialtransport ist zu vernachlässigen. Die Dicke ist hierbei so zu wählen, daß eine Tunnelung der Teilchen möglich ist. Die Epitaxie des Topfes erfolgt in Schritt (6). Durch den Materialtransport von Gallium zur Spitze erhöht sich die Schichtdicke an der Spitze der Struktur. An den Seitenfacetten ist aufgrund der Wachstumsbedingungen eine geringere Schichtdicke des Topfes zu erwarten. Anschließend erfolgt die zweite AlAs Barriere (7). Diese ist wiederum aufgrund des geringen Diffusionskoeffizienten von Aluminium formerhaltend. Die Dicke ist so zu wählen, daß eine Tunnelung der Ladungsträger während des Betriebs des Bauelementes möglich ist. Als Abschluß erfolgt wiederum eine siliziumdotierte GaAs Schicht (8). Aufgrund des amphoteren Charakters von Silizium ist die freie Ladungsträgerkonzentration an den höherindizierten Facetten gering. An der Spitze kann es zur Kompensation der Ladungsträger kommen.
In Fig. 3 ist Schnitt B der aufgebrachten Schichten ((3)-(8)) dargestellt. Als formgebende Schicht ist GaAs (3) als erste Schicht aufgebracht. Im diffusionslimitierten Mittelbereich kommt es zu einer Erhöhung der Wachstumsrate aufgrund des Materialtransportes von den Seitenflächen was wiederum in Fig. 2 dargestellt ist. Als weitere Schicht wird eine dotierte GaAs Schicht (4) aufgebracht. An der diffusionslimitierten Struktur (12) senkt sich die Ladungsträgerkonzentration aufgrund des amphoteren Charakters von Silizium und dessen Diffusion ab. Durch die erhöhte Wachstumsrate an dieser Stelle sind höherindizierte Facetten erzeugt worden. Die Dotierkonzentration senkt sich bei geeigneter Parameterwahl bis auf Null ab. Als Tunnelbarriere folgt eine AlAs Schicht (5). Diese ist nahezu formerhaltend, ein Materialtransport ist zu vernachlässigen. Schicht (6) stellt den Topf dar. In der Mitte bildet sich aufgrund der Diffusionseigenschaften eine größere Schichtdicke aus. An den Seitenflächen (12) ist die Wachstumsrate geringer. In Schicht (7) ist die zweite AlAs Barriere dargestellt. Die Dicke ist so zu wählen, daß eine Tunnelung durch die Barriere möglich ist. Als weitere Schicht folgt siliziumdotiertes GaAs (8). Durch die bereits vorhandenen höherindizierten Facetten (12) kommt es an diesen Stellen zu einer verringerten freien Ladungsträgerkonzentration bzw. zu einer Kompensation aufgrund des amphoteren Charakters des Dotierstoffes. Es bildet sich somit in lateraler Richtung ein Bereich n-dotiert, undotiert, n-dotiert aus. Nach den Epitaxieschritten findet eine Ätzung in der Art statt, daß die untere siliziumsotierte GaAs Schicht sowie die obere siliziumdotierte GaAs Schicht kontaktiert (13) werden kann.
In Fig. 4 ist eine weitere Ausführungsform des in der Erfindung dargestellten Bauelementes dargestellt. Die Schichtfolgen (3)-(8) sind gemäß Fig. 2 und Fig. 3 dargestellt. Als Erweiterung ist die vertikale Stapelung der niederdimensionalen Strukturen (14) dargestellt. Durch Ausnutzung der unterschiedlichen Diffusionseigenschaften der beteiligten Spezies ist es möglich, mehrere niederdimensionale Strukturen zu stapeln. Durch die abwechselnde Epitaxie von AlAs als Barrieren- und formerhaltende Schicht und GaAs als Topf- und formgebende Schicht können bei geeigneter Vorstrukturierung Quantendrähte und Quantenpunkte vertikal gestapelt werden. Durch die Breite der AlAs Barrierenschicht kann die Kopplung der einzelnen niederdimensionalen Strukturen eingestellt werden. Wird die Dicke der Barriere gering gewählt, so findet eine Kopplung statt, ist die Barriere hingegen groß, so ist eine Beeinflussung nicht gegeben. In Fig. 4 ist zur besseren Illustration sowohl Schnitt A als auch Schnitt B dargestellt.
In. Fig. 5 ist eine weitere Ausführungsform des in der Erfindung aufgeführten Beispiels dargestellt. Durch eine geeignete Vorstrukturierung ist es ebenso möglich, in lateraler Richtung die Anzahl der niederdimensionalen Strukturen zu erhöhen. Ist wie in Fig. 5 dargestellt die Diffusionslimitierung an zwei Stellen nebeneinander vorhanden, so bilden sich an beiden diffusionslimitierten Bereichen niederdimensionale Strukturen (10) aus. Durch eine geeignete Wahl der Kontaktierung (13) kommt es zu einer Ansteuerung zweier niederdimensionaler Strukturen in Reihenschaltung. Ebenso kann durch eine weitere geeignete Wahl der Vorstrukturierung eine Parallelschaltung niederdimensionalen Strukturen geschaffen werden.

Claims (13)

1. Halbleiterbauelement, hergestellt auf einem vorstrukturierten 100 Substrat und anschließender Epitaxie dadurch gekennzeichnet, daß die Strukturierung derart erfolgt, daß die 100 Oberfläche des Substrats an wenigstens einer Stelle nach der Ätzung auf einen Bereich von kleiner 2 µm eingeschränkt ist.
2. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß die Seitenflächen der 100 Oberfläche nach der Ätzung höherindiziert sind.
3. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß die Kante der höherindizierten Facette zur 100 Oberkante in (1-10) Richtung zeigt, sich die höherindizierte Facette in Richtung (111)A neigt.
4. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß zur Herstellung des Bauelementes ein Ausgangsstoff mit großer Diffusionslänge und ein weiterer Ausgangsstoff mit geringerer Diffusionslänge verwendet wird.
5. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß ein amphoterer Dotierstoff eingebracht wird der an der diffusionslimitierten Struktur eine geringere Aktivierung aufweist als an den großflächigen Stellen.
6. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß an der diffusionslimitierten Struktur aufgrund der Diffusion der Teilchen zur 100 Oberkante hin ein Materialtransport stattfindet, so daß die Wachstumsrate an der benannten Stelle erhöht ist.
7. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß aufgrund der unterschiedlichen Diffusionslängen der beteiligten Ausgangsstoffe eine niederdimensionale Struktur erzeugt werden kann wobei der Ausgangsstoff im Kristallverbund mit der geringeren Diffusionslänge eine höhere Bandlücke aufweist und somit als Barriere dient und der Ausgangsstoff mit höherer Diffusionslänge eine niedrigere Bandlücke aufweist und somit als Topf dient.
8. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß die Kontaktierung auf den gegenüberliegenden Seiten der diffusionslimitierten Struktur liegen.
9. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß durch die Wahl der Epitaxieschritte mehrere niederdimensionale Strukturen in vertikaler Richtung übereinander gestapelt werden können.
10. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß durch die Verringerung der Dicke der Barriere zur Herstellung einer niederdimensionalen Struktur eine Kopplung einzelner niederdimensionaler Strukturen herbeigeführt wird.
11. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß durch eine geeignete Wahl der Vorstrukturierung die Herstellung von wenigstens zwei niederdimensionalen Strukturen in Reihe und in lateraler Richtung herbeigeführt wird.
12. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß durch eine geeignete Wahl der Vorstrukturierung die Herstellung von wenigstens zwei niederdimensionalen Strukturen in Parallelschaltung herbeigeführt wird.
13. Halbleiterbauelement nach Anspruch 1 dadurch gekennzeichnet, daß durch die Verwendung von ternären bzw. quaternären Ausgangsmaterialien eine laterale Variation der Bandlücke herbeigeführt werden kann wobei die unterschiedlichen Ausgangsstoffe verschiedene Diffusionslängen vorweisen.
DE2000102754 2000-01-22 2000-01-22 Halbleiterbauelement Withdrawn DE10002754A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000102754 DE10002754A1 (de) 2000-01-22 2000-01-22 Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000102754 DE10002754A1 (de) 2000-01-22 2000-01-22 Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE10002754A1 true DE10002754A1 (de) 2001-07-26

Family

ID=7628443

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000102754 Withdrawn DE10002754A1 (de) 2000-01-22 2000-01-22 Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE10002754A1 (de)

Similar Documents

Publication Publication Date Title
DE69120116T2 (de) Heterostruktur-Halbleiteranordnung
DE3750130T2 (de) Halbleiter-Heterostruktur mit einem Bereich mit veränderlicher SnSi Verbindung.
DE3689067T2 (de) Verfahren zur herstellung von optischen halbleiterstrukturen.
DE69631662T2 (de) GaAs-SUBSTRAT MIT GRADIERT ZUSAMMENGESETZTEM AeGaAsSb-PUFFER ZUR HERSTELLUNG VON FELDEFFEKTTRANSISTOREN MIT HOHEM INDIUM-GEHALT
DE10137369A1 (de) Halbleitersubstrat, Feldeffekt-Transistor, Verfahren zur Bildung einer SiGe-Schicht und Verfahren zur Bildung einer gespannten Si-Schicht unter Verwendung derselben, und Verfahren zur Herstellung eines Feldeffekt-Transistors
DE69029453T2 (de) Halbleiteranordnung hergestellt mittels einer epitaxialen Technik und Verfahren zur Herstellung dieser Anordnung
DE112014003533T5 (de) Halbleiterwafer und Verfahren zur Herstellung des Halbleiterwafers
DE3873283T2 (de) Verfahren, um eine halbleitervorrichtung mit einem ungeordneten uebergitter herzustellen.
DE69020717T2 (de) Verfahren zur Herstellung von selbststabilisierten Halbleitergittern.
DE69133388T2 (de) Herstellungsmethode von Halbleiterstrukturen mit Qantumquellenleitungen
DE2509585C3 (de) Halbleiterbauelement mit mehreren epitaktischen Halbleiterschichten, insbesondere Halbleiterlaser oder Feldeffektransistor, sowie Verfahren zu dessen Herstellung
DE3244223A1 (de) Verfahren zur herstellung von halbleiterstrukturen und nach diesem verfahren hergestellter halbleiterlaser
DE112004000211T5 (de) System und Verfahren unter Verwendung von Migration-Enhanced-Epitaxie zum Abflachen aktiver Schichten und zur mechanischen Stabilisierung von mit oberflächenemittierenden Lasern assoziierten Quantentöpfen
DE69005132T2 (de) Halbleiterlaser.
DE69107630T2 (de) Halbleiterstruktur für optoelektronische Vorrichtung.
DE3012119C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2934994A1 (de) Verfahren zur epitaktischen herstellung einer halbleiteranordnung mit mehrschichtenstruktur und anwendung dieses verfahrens
DE69201286T2 (de) Halbleiterlaser und Verfahren zu seiner Herstellung.
EP0002658B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69106478T2 (de) Verfahren zur heteroepitaktischen Züchtung von Schichten.
DE69301885T2 (de) Quantenbauelement und dessen Herstellungsverfahren
DE3782599T2 (de) Laser mit monolitisch integrierten, planaren elementen und verfahren zu deren herstellung.
DE69105762T2 (de) Heisse-Elektronen-Transistor.
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE10002754A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee