DD284537A5 - Schaltungsanordnung zur digitalen bildung des quadratischen und/oder arithemtischen mittelwertes - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes periodischer Signalfunktionen beliebiger Kurvenform. Sie realisiert parallele, pegelgesteuerte Zeitmeszvorgaenge, deren inkrementielle Beitraege zum spaeteren Endergebnis bereits waehrend der Messung in einem speziellen Addierwerk zu einem Zwischenergebnis verrechnet werden. Dadurch wird eine Erhoehung der Meszgeschwindigkeit bei gleichzeitiger Senkung des Aufwandes erreicht. Fig. 1{Mittelwert, quadratisch/arithmetisch; Signalfunktion; Kurvenform; Zeitmeszvorgaenge; Addierwerk; Zwischenergebnis; Meszgeschwindigkeit; Aufwand}

Description

Titel der Erfindung

Schaltungsanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes

Anwendungsgebiet der Erfindung

Die der Erfindung zugrunde liegende digitale Bildung des quadratischen und/oder arithmetischen Mittelwertes von periodischen Wechselsignalen beliebiger Kurvenform, wobei auch ein Gleichanteil vorhanden sein kann, betrifft die elektronische Meßtechnik allgemein und eignet sich speziell zur Lösung von Meßaufgaben der Schall- und Schwingungsmeßtechnik.

Charakteristik des bekannten Standes der Technik

Verfahren zur digitalen Ermittlung des Effektivwertes periodischer Zeitfunktionen sind zum Beispiel in der Zeitschrift "Technischet Messen - atm" 1976, H. 11, S. 341 ff von W. Witt und D. Fränkel beschrieben worden. Dabei werden der Amplituden-Zeitfunktion zeitlich äquidistante Probenwerte e'tnommen, aus denen nach einer Analog-Digital-Wandlung und einer digitalen Zwischenspeicherung die Effektivwerte berechnet werden.

Gemäß der DE-OS 28 06 695 wird jede Periode der Amplituden-

Zeitfunktion in N gleichgroße Zeitabschnitte N = —r unterteilt. Zu den Zeitpunkten η . At = Ir . T werden Probenwerte f (£.T) entnommen und der Effektivwert EW wird nach dem

Algorithmus

N (EW)² = JT f² (f T)

ermittelt.

Aus weiteren Anordnungen (DD-WP UO 923, 146 659, 151 510 und 151 511) ist es bekannt, zuerst eine quadrierende Analog-Frequenzumsetzung bzw. Analog-ImpulszahluMsetzung vorzunehmen und nach einer radizierenden Impulszählung den Effektivwert numerisch auszugeben.

Ein entscheidender Nachteil dieser Anordnungen besteht darin, daß für ihre Realisierung ein sehr schneller und hochauflösender Dlgital-Umsetzer erforderlich ist, der über eine besonders schnelle Abtast- und Halteschaltung für die Effektivwertbildung von Meßsignalen im MHz-Bereich verfügen muß. Weiterhin sind zur Ermittlung des angenäherten Integralwertes viele zeitaufwendige Operationen, insbesondere Multiplikationen, erforderlich, so daß die Auswertung grundsätzlich erst nach einer Zwischenspeicherung erfolgen kann und sich somit ein Echtzeitbetrieb verbietet.

Es ist weiterhin ein Verfahren bekannt, daß im Echtzeitbetrieb eine digitale Effektivwertbildung von periodischen Wechselsignalen beliebiger Kurvenform und höheren Grundfrequenzen, auch mit überlagertem Gleichanteil, gestattet, wobei sehr schnelle Abta3t- und Halteschaltungen sowie aufwendige AD-Umsetzer vermieden werden. Dabei wird die Messung auf eine pegelgesteuerte Zeitmessung zurückgeführt.

Dazu wurde für abszissensymmetrische Kurvenformen vorgeschlagen, den positiven Spitzenwert A, den negativen Spitzenwert B, die Periodendauer T und die höchste repräsentative Frequenzkomponente des Signals f nach bekannten Meßverfahren digital

max

zu ermitteln und zu speichern. Weiterhin wird eine Anzahl von 2(N-1)+1 Amplitudenpegeln gewählt, wobei der Zusammenhang N = 0,75 . T . f besteht, die mit dem Signalmomentanwert

max

während einer oder mehrerer Perioden verglichen werden. Dabei erhält man für den Nu] den negativen Pegel P

erhält man für den Nullpegel P , den positiven Pegel P und

po -

A

+

B

. A

_

B

Γ»7 B N

für

η = 1, N έι 2

2, ..

. , Ν-1

und

2

2

für

η = 1,

2, ..

. , Ν-1

und

A

+

B

A

B

η

2

2

A

+

B

2

^- 2

Die Zeitabschnitte t , während der der Signalmomentanwert innerhalb einer Periode positiver als der jeweilige positive Pegel P ist bzw. t , während der der Signalmomentanwert negativer als der jeweilige negative Pegel P~ ist, werden digital gemessen und gespeichert. Die Ermittlung des Effektivwe:.-tes EW erfolgt nach der Beziehung

(EW)

2 _

N-1 ,+ t

N-1 ¹¹ ' t η

Für beliebige Kurvenformen wurde in weiterer Ausbildung des Verfahrens vorgeschlagen, daß in einer ersten Folge von Meßschritten die Ermittlung des Effektivwertes EV/W des mittels kapazitiver Trennung vom Gleichanteil befreiten Meßsignals derart erfolgt, daß in Abhängigkeit vom positiven Spitzenwert A bzw. negativen

—· - ι

Spitzenwert B eine Anzahl N¹ positiver Pegel P und eine Anzahl M¹ negativer Pegel P~ gewählt werden, die sich wie folgt ergeben

ΠΊ

für η = 0,1, ..., Ν'-1

m = 1,2 M -1

Damit erhält man den Effektivwert des reinen Wechselsignals EWW gemäß folgendem Algorithmus

(EWW)² - A_ .]

N-1

M'

o,5

In einer zweiten Folge von Meßschritten erfolgt die Messung des Signals einschließlich Gleichanteils. Dabei wird für den Fall eines negativen Spitzenwertes B > 0 nur eine Anzahl N positiver Pegelstufen entsprechend

P⁺ - A \P

η ~ ^A UN

für η = 0,1 ,

N-1

und für den Fall eines negativen Spitzenwertes B < O eine Anzahl N positiver Pegel P und eine Anzahl M negativer Pegel

P entsprechend

^pn = ^A UTS" für η = 0,1 N-1

P_m = B Uf- für m = 1,2, ..., M-1

gewählt» Die Bildung des Effektivwertes des Gesamtsignals er folgt je nach Vorzeichen des negativen Spitzenwertes B nach einem der beiden Algorithmen

(EW)² = Al l°»5 TF² + V T^ [ für B> 0 bzw.

(EW)² = Al \

τ¹ -ff⁰·⁵ τ²

für B < 0

Der arithmetische Mittelwert AM ermittelt sich zu (AM)² = (EW)² - (EWW)²

Im DD-WP 209 918 wurde bereits eine Anordnung vorgeschlagen, bestehend aus einem programmierbaren Ein/Ausgabebaustein, einem Digital-Analog-Umsetzer mit bipolarer Ausgangsspannung, einem ersten Komparator und einem RS-Flipflop, die zusammen mit einem Mikrorechner im ersten Meßschritt einen sukzessiv approximierenden Analog-Digital-Umsetzer zur Bestimmung des Spitzenwertes A bilden, einem zweiten Komparator, einem quarzgenauen Taktgenerator, einer logischen Verknüpfungsschaltung, einem elektronischen Zähler und einer die wahlweise 1- bis M-fache Periodendauer des Meßsignals erzeugenden Impulsausblendeschaltung. Diese Anordnung ist dadurch gekennzeichnet, daß der erste Eingang des zweiten Komparators mit dem zweiten Eingang des ersten Komparators und dem gemeinsamen Signaleingang und der zweite Eingang des zweiten Komparators mit Bezugspotential verbunden

sind. Weiterhin ist der Ausgang des ersten Komparators mit einem ersten Eingang der logischen Verknüpfungsschaltung und der Ausgang des zweiten Komparators über die Impulsausblendeschaltung mit einem zweiten Eingang der logischen Verknüpfungsschaltung verbunden. Ein Takteingang der logischen Verknüpfungsschaltung wird durch den Taktgenerator gespeist, und der Ausgang der logischen Verknüpfungsschaltung speist den Zähler, dessen Informationsausgänge über den Eln-/Ausgabebaustein mit dem Mikrorechner verbunden sind.

Eine weitere Anordnung beschreibt das DD-WP 209 917. Diese besteht aus einem mit einem Mikrorechner verbundenen Ein-/Ausgabebaus ⁺ 'iin, einem damit programmierbaren Digital-Analog-Wandler, dessen Ausgang einen Eingang der Widerstandskette speist, aus RS-Flipflops, mehreren Komparatoren, einem quarzstabilen Taktgenerator, einem invertierenden Verstärker, dessen Eingang mit dem Digital-Analog-Umsetzer und dessen Ausgang mit dem zweiten Eingang der Widerstandskette verbunden ist, mehreren Zähler-/Zeitgeberbausteinen und Verknüpfungsschaltungen. Die Anordnung ist dadurch gekennzeichnet, daß die 2N-1 Ausgänge der die Referenzpegel P=O und P = +U |n/N liefernden Abgriffe der V/iderstandskette jeweils mit einem Eingang der 2N-1 Komparatoren und die jeweils zweiten Eingänge der Komparatoren untereinander und mit der Eingangsklemme verbunden sind. Der Ausgang des am Bezugspotential liegenden Komparators ist über eine die M-fache Periodendauer ausblendende, über ein Steuersignal am Steuereingang aktivierbare Impulsausblendeschaltung sowie über die konjunktiv v/irkende Verknüpfungsschaltung, die von dem Taktgenerator gespeist wird, mit dem ersten Zähler-/Zeitgeberbaustein verbunden. Weiterhin sind die Ausgänge aller weiteren Komparatoren paarweise über eine die Funktion Y. = (X, + X₀ ) . C . X realisierende

π ι . η £-. η ο

Verknüpfungsschaltung mit weiteren Zähler-/Zeitgeberbausteinen verbunden, deren Informations- und Steuerleitungen an dem Mikrorechnerbus liegen. Schließlich ist der Taktgenerator mit allen Takteingängen der Verknüpfungsschaltungen verbunden, deren Steuereingänge untereinander und mit dem Ausgang der

Impulsausblendeschaltung in Verbindung stehen, und die Ausgänge der oberhalb des Symmetriepunktes liegenden Komparatoren sind außerdem mit den Setzeingängen der N-1 RS-Flipi'lops verbunden, deren Rücksetzeingänge untereinander und mit einem Ausgang des Ein-/Ausgabebausteins und deren N-1 Ausgänge mit N-1 Eingängen des Ein-/Ausgabebausteins verbunden sind.

Eine weitere Anordnung zur Bildung des Effektiv- und/oder Mittelwertes ist im DD-V/P 214 215 enthalten. Diese Anordnung ist infolge der kurzen Meß- und Rechenzeiten für Echtzeitbetrieb geeignet. Die erfindungsgemäße Lösung realisiert im wesentlichen mehrere parallel laufende, pegelgesteuerte Zeitmeßvorgänge. Es erfolgt eine Auszählung sehr genauer Referenzsignale mit nachfolgender Htrecbnun$ gemäß spezieller Algorithmen durch einen Mikrorechner. Zur Realisierung benötigt man einen Ein-/Ausgabebaustein, der mit einem Mikrorechner in Verbindung steht, zwei über diesen Ein-/Ausgabebaustein programmierbare Digital-Analog-Umsetzer, einen Taktgenerator, eine Impulsausblendeschaltung, mehrere Komparatoren, ein UND-Glied mit einem zu einer Zeitmeßeinheit verbundenen Zähler, wobei 2N-1 Zeitmeßeinheiten parallel betrieben werden. Dabei sind N-1 invertierende und N nichtinvertierende Eingänge miteinander und mit der Eingangsklemme verbunden. Die verbliebenen Eingänge stehen mit den 2N-1 Abgriffen einer Widerstandskette und alle Zählerausgänge mit dem Mikrorechner-Bus in Verbindung. Das Neue dieser Lösung besteht darin, daß die

beiden Eingänge der die Referenzpegel P = 0, P = U,T n/N ι——.—ι ο η ι ι

und P = Up j n/N liefernden Widerstandskette mit den Ausgängen von zwei Digital-Analog-Umsetzern, der Eingang der Impulsausblendeschaltung über ein kapazitives Trennglied mit der Eingangsklemme und der Ausgang über ein UND-Glied mit einem Periodendauerzähler sowie jeweils einem Eingang der UND-Glieder aller Zeitmeßeinheiten verbunden sind und daß die verbleibenden Eingänge aller UND-Glieder mit dem Taktgenerator

in Verbindung stehen. Bei der aus einem Komparator und einem D--Flipflop bestehenden Impulsausblendeschaltung, die zusammen mit dem UND-Glied und dem Periodendauerzähler eine Funktionseinheit bildet, wird der Übertragsausgang des Periodendauerzählers mit dem Setzeingang eines RS-Flipflops und der negierte Ausgang desselben mit dem D-Eingang des D-i^vlipflops verbunden. 8ein Takteingang wird aus dem Komparatorausgang gespeist. Das zentrale RUoksetzsignal wird an die RUcksetzeingänge von D-Flipflop, RS-Flipflop und Periodendauerzähler geführt. Zur Ermittlung der Periodendauer v/erden die Ausgänge von Komparator und D-Flipflops mit den Eingängen eines weiteren UND-Gliedes verbunden, dessen Ausgang zum Eingang eines die Periodenanzahl η zählenden Zählers führt.

Ziel der Erfindung

Es ist das Ziel der Erfindung, eine Schaltungsanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes anzugeben, die den Nachteil hohen Aufwandes bekannter Anordnungen vermeidet.

Darlegung des Wesens der Erfindung

Das Wesen der Erfindung besteht darin, eine Schaltungsanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes periodischer, gegebenenfalls auch mit Gleichanteil behafteter Wechselsignale beliebiger Kurvenform anzugeben. Diese Anordnung soll auch für höhere Frequenzen eine sehr gute Auflösung besitzen und mit kurzen Meß- und Speicherzeiten auskommen, so daß ein Echtzeitbetrieb realisiert werden kann.

Erfindungsgemäß wird ein Digital-Analog-Umsetzer benutzt, der von einem Mikrorechner programmiert wird und mit diesem über einen Ein-/Ausgabebaustein verbunden ist. Ein Ausgang des Digital-Analog-Umsetzers führt zu einer aus N Widerständen bestehenden Widerstandskette, deren zweiter Anschluß mit Bezugspotential verbunden ist. An den Abgriffen der Widerstandskette liegen Referenzspannungen in der Stufung

P₁ = U₁ . ]i/n" für U₁ > 0

P₂ = U₁ .

= U₁ . Ί(Ν-1) . N'

an. Mit U₁ ist die Ausgangsspannung des Digital-Analog-Umsetzers bezeichnet. Dabei ist es bereits bekannt, die Abgriffe der Widerstandskette sowie das Bezugspotential mit den invertierenden Eingängen von N Komparatoren zu verbinden, deren nichtinvertierenden Eingängen das Eingangssignal zugeführt wird.

Die Komparatorausgänge sind erfindungsgemäß mit den Eingängen einer speziellen Dekodierschaltung verbunden, die aus der laufenden Schwellennummer η eine Ausgangsgröße D(n) entsprechend

D(n) = 2n + 1 für 0 < η < N

bildet. Diese wird mit jedem Taktimpuls in eine rückgekoppelte Summierschaltung, bestehend aus einer Addierschaltung und zwei Eingangsregistern, eingetragen. Die Ausgangsworte der Dekodierschaltung werden, solange wie eine Impulsausblendeschaltung aktiv ist, summiert.

Mit der abschließenden HL-Flanke der Impulsausblendeschaltung wird mittels eines Monoflops ein Strobe-Impuls erzeugt, der das Endergebnis der Summation in das Busregister einträgt.

Mit der vorgeschlagenen Anordnung erfolgt bereits während der Messung eine Verrechnung der inkrementellen Beiträge der einzelnen pegelgesteuerten Zeitmessungen zu einem Zwischenergebnis bei gleichzeitiger Senkung des Aufwandes.

Ausführungsbeispiele

Die Erfindung soll anhand von mehreren Ausführungsbeispielen näher erläutert werden.

In den zugehörigen Zeichnungen verdeutlicht Figur 1 den Grundgedanken der Erfindung mit einer Summierschaltung, und Figur 2 stellt eine Anordnung mit einer erweiterten Summierschaltung dar.

Der Mikrorechner-Bus in Figur 1 stellt die Verbindung zv/iuchen dem eigentlichen Mikrorechner 15, dem Ein-/Ausgabebaustein 1, dem Zähler 8 und dem Busregister 13 her. Den Eingang der Summierschaltung 14 bildet der Digital-Analog-Umsetzer 2, der durch den Ein-/Ausgabebaustein 1 angesteuert wird. Am Ausgang des Digital-Analog-Umsetzers 2 ist die Widerstandskette 3 angeschlossen, deren Abgriffe mit je einem Eingang der Komparatoren 4.0, 4.1, ..., 4.N-1, in Verbindung stehen, deren zv/eiten Eingängen das Eingangssignal E zugeführt wird. Die Ausgänge der Komparatoren 4.0, 4.1, ..., 4.N-1 sind mit der speziellen Dekodierschaltung 10 verbunden. Vom Ausgang der speziellen Dekodierschaltung 10 geht ein Signalkanal zu einem Eingangsregister 11.1, dessen Ausgang mit dem Α-Eingang der Addierschaltung 12 verbunden ist. Der Signalaus^ang de± Addierschaltung führt zum Eingang eines Busregisters 13 und zum Eingang eines weiteren Eingangsregisters 11.2, dessen Ausgang mit dem B-Eingang der Addierschaltung 12 verbunden ist.

Der Ein-/Ausgabebaustein 1 steht weiterhin in Verbindung mit den R-Eingängen der Impulsausblendeschaltung 5 und eines Zählers 8 sov/ie mit den Eingängen CLR der beiden Eingangsregister 11 .1 und 11.2.

Das Eingangssignal E v/ird ebenfalls der Impulsausblendeschaltung 5 zugeführt. Deren Ausgang ist mit einem ersten UND-Gatter 7 und dem Eingang eines Monoflops 9 verbunden, dessen Ausgang zum Strobe-Eingang des Busregister.s 1T führt. Eine Taktimpulsquelle 6 ist mit dem zweiten Eingang des ersten UND-Gatters 7 verbunden, dessen Ausgang zum G-Eingang des Zählers 8 und zu den Strobe-Eingängen der beiden Eingangsregister 11.1 und 11.2 führt.

Zunächet sei vorausgesetzt, daß sich die Schaltungsanordnung in einem definierten Ausgangszustand befindet, der mit einem zentralen Rücksetzsignal, das den Zähler 8 und die Eingangsregister 11.1 und 11.2 löscht, erreicht v/ird. V/eiterhin soll der Spitzenwert U in geeigneter V/eise beziehungsweise mit der im dritten Ausführungsbeispiel vorgeschlagenen Zusatzlogik ermittelt werden und der Digital-Analog-Umsetzer 2 auf U programmiert werden.

Sobald das Eingangssignal E die Impulsausblendeschaltuiig 5 aktiviert, wird das UND-Gatter 7 aufgetort, und die Impulse der Taktimpulsquelle 6 laufen in den Zähler 8. Gleichzeitig aktiviert jeder Taktimpuls die Summierschaltung 14.

Am Ende eines Zeitintervalls M.T, wobei T die Periodendauer und M eine ganze Zahl darstellen, steht im Busr^gister 13 das Summationsergebnis S und im Zähler 8 das Zählergebnis Z. Mittels der Beziehung (EW )² = U . S /2 . N . Z bildet der Mikrorechner 15 daraus das Quadrat des Effektivwertes der positiven Halbwellen des Eingangssignals E.

In einem zweiten, nicht dargestellten Ausfuhrungsbeispiel ist die Anordnung entsprechend Figur 1 dahingehend erweitert, daß die Summierschaltung 14 doppelt vorhanden ist, wobei in der zweiten Summierschaltung 14 die Eingänge aller Komparatoren 4.0, 4.1, ..., 4.N-1 vertauscht sind und der Digital-Analog-Umsetzer 2 auf den negativen Spitzenwert U programmierb ist. Am Ende des Zeitintervalls M . T steht nun zusätzlich das Summationsergebnis der negativen Halbwellen S zur Verfügung. Analog der Beziehung fUr das Quadrat des Effektivwertes der positiven Halbwellen (EW )_: werden der entsprechende Wert fUr die negativen Halbwellen (EW )² und daraus entsprechend der Beziehung

(EW) =/(EW_p)² + (EW_n)²'

der Effektivv/ert des Eingangssignales E ermittelt.

In Figur 2 ist ein drittes Ausfuhrungsbeispiel dargestellt. Dabei ist die Summierschaltung 14 von Figur 1 um einen Digitalkomparator 16, um einen Zwei-auf--Eins-Multiplexer 1# und ein zweites UND-Gatter 17 erweitert. Dabei steht der Eingang des Digitalkomparators 16 sowohl mit dem Eingangs- als auch mit dem Ausgangskanal des Eingangsregisters 11.1 in Verbindung. Der Ausgang A < B des Digitalkomparators 16 steht mit dem Eingang B eines zweiten UND-Gatters 17 in Verbindung, dessen Eingang A mit dem Monoflop 9 und dessen Eingang ST mit dem Ein-/Ausgabebaustein 1 verbunden ist. Der Ausgang des zweiten UND-Gatters 17 führt zum Strobe-Eingang des Busregisters 13.

Mit dieser Zusatzlogik i3t in einer vorausgehenden Meßphase die Ermittlung des positiven und/oder negativen Spitzenwertes U bzw. U_n auf einfache V/eise möglich. Zunächst wird vom Mikrorechner 15 über den Ein-/Ausgabebaustein 1 ein Steuersignal STÜ = L bereitgestellt, das ein Einschreiben von Informationen in den Summandeneingang B der Addierschaltung 12 verhindert, so daß diese mit jedem Taktimpuls Ah-O = A bildet. Gleichzeitig verbindet das Steuersignal STO = L den Strobe-Eing^ng des Busregisters 13 mit dem Ausgang A < B des Digitalkomparators 16.

Der Digitalkomparator 16 vergleicht laufend den Ausgangsv/ert der speziellen Dekodierschaltung 10 mit dem des vorangegangenen Taktzyklus. Bei steigender Signalspannung gilt D(k) > D(k-1) und somit A > B. Mit Überschreiten des Maximalwertes wird der Ausgang A < B des Digitalkomparators 16 aktiv, und die dem vorangegangenen Taktzyklus zugeordnete Information D wird

max

in das Busregister 13 eingetragen. Über den Mikrorechner 15 wird nun die Ausgangsspannung des Digital-Analog-Umsetzers 2 solange verändert, bis

2 . N - 3 ά D ^. 2N-1 max

gilt. Ist dieser Zustand erreicht, so gilt bis auf eine Restabweichung U1 = S bzw. S .

In der folgenden zweiten Meßphase wird das Steuersignal STO = H gesetzt. Dadurch verbindet der Zwei-auf-Eins-Multiplexer 1# den Strobe-Eingang des Eingangsregisters 11.2 mit dem Ausgang des ersten UND-Gatters 7, wodurch die Anordnung der im ersten und zweiten Ausführungsbeispiel beschriebenen entspricht .

In einem letzten, nicht dargestellten Ausführungsbeispiel ist die dem ersten bzw. zweiten Ausführungsbeispiel zugrunde liegende Anordnung dahingehend abgewandelt, daß die V/iderstandskette 3 als Kette mit beliebiger Stufung ausgeführt ist, wobei an den Anzapfungen die Pegel Pl, PL, ..., Ρλ_^ realisiert sind und die spezielle Dekodierschaltung 10 als Festwertspeicher ausgeführt ist, der in Abhängigkeit von der

284S37

laufenden Pegelnummer die Information

μ=1 ^{Ί Π}

ausgibt.

Die Messung verläuft, wie im ersten und zweiten Ausführungsbeispiel beschrieben wurde, v/obei da3 Endergebnis durch den Mikrorechner 15 mittels folgender Beziehungen

(EW )² = U ² . S ,/D'(N) . Z (EW_n)² = U_n ² . S_n/D'(N) . Z

gebildet wird. Darin stellt D¹(N) eine reine Rechengröße dar.

Der Vorteil dieser Anordnung besteht darin, daß der durch eine nichtideale Stufung der Widerstandskette 3 verursachte Fehler durch die als Festwertspeicher ausgeführte spezielle Dekodierschaltung 10 korrigiert wird. Damit ist im Extremfall sogar eine linear gestufte Widerstandskette 3 verwendbar, bei der nicht benötigte Abgriffe unbenutzt bleiben oder - sofern eine festverbundene Teileranordnung bestehend aus Widerstandskette 3 und den Komparatoren 4.0, 4.1, ..., 4.Ν-1 benutzt wird den nicht benötigten Pegelstufen im nachgeschalteten Festwertspeicher die Korrekturwerte der darunterliegenden benutzten Pegelstufenzugeordnet v/erden.

Claims (3)

1. Patentansprüche

   1. Schaltungsanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes periodischer Signalfunktionen beliebiger Kurvenform, bestehend aus einem Mikrorechner, einem programmierbaren Ein-/Ausgabebaustein, einer Impulsausblendeschaltung, einer Taktimpulsquelle, einem Zähler, einem Monoflop, einem UND-Gatter und je einer Summierschaltung für die positiven und negativen Halbwellen des Eingangssignals, wobei jede Summierschaltung ihrerseits einen Digital-Analog-Umsetzer, eine Widerstandskette, eine Komparatorkette, eine Dekodierschaltung, eine Addierschaltung, zwei gewöhnliche Register und ein Busregister enthält, und die Abgriffe der durch den Digital-Analog-Umsetzer gespeisten Widerstandskette mit den jeweils ersten Eingängen untereinander 3owie mit dem Eingangssignal verbunden sind und die Impulsausblendeschaltung, Taktimpulsquelle, UND-Gatter und Zähler einen Periodendauerzähler bilden, gekennzeichnet, daß eine Summierschaltung (14), bestehend aus den Baugruppen Digital-Analog-Wandler (16), Widerstandskette (3), Komparator (4.0; ...; 4.N-1), spezielle Dekodierachaltung (10), Eingangsregister (11.1; 11.2), Addierschaltung (12) und Busregister (13)» vorhanden ist, daß bei jeder der für die beiden Signalpolaritäten benötigten Summierschaltung (14) die Ausgänge der Komparatoren (4.0; ...; 4.N-1) Über die spezielle Dekodierschaltung (10) und ein Eingangsregister (11.1) mit den Summandeneingängen A der Addierschaltung (12) verbunden sind, daß die Ausgänge der Addierschaltung (12) zum einen über das Busregister (13) mit dem Mikrorechnerbus und zum anderen über ein zweites Eingangsregister (11.2) mit den Summandeneingängen B der Addierschaltung (12) in Verbindung stehen und daß die Strobe-Eingänge der beiden Eingangsregister (11.1; 11.2) sowohl mit dem Takteingang C des Zählers (8) als auch mit dem Ausgang der Impulsausblendeschaltung (5) über ein Monoflop (9) mit dem Strobe-Eingang des Busregisters (13) verbunden sind.
2. 2. Sohaltungsanordnung nach Anspruch 1, wobei eine Erweiterung der benötigten Baugruppen durch einen Digitalkomparator, einen Zwei-auf-Eins-Multiplexer und ein weiteres UND-Gatter erfolgt, gekennzeichnet, daß die Vergleichseingänge Λ des Digitalkornparators (16) mit den Ausgängen der speziellen Dekodiarschaltung (10), die Vergleichseingänge B mit den Summandeneingängen A der Addierschaltung (12), der A< B-Ausgang des Digitalkomparators (16) über einen Multiplexer (10) mit dem Strobe-Eingang des Busregisters (13), der zweite Eingang des Multiplexers (13) mit dem Ausgang des Monoflops (9), der Steuereingang des Multiplexers (15) und der erste Eingang des zweiten UND-Gatters (17) mit einem Ausgang des Programmierbaren Ein-Ausgabe-Bausteins O) ₍ der zweite Eingang des zweiten UND-Gatters (17) mit den· Ausgang des erdten UND-Gatters (7) und der Ausgang des zweiten UND-Gatters (17) mit dem Strobe-Eingang des zweiten Eingangsregisters (11.2) verbunden sind.
3. 3. Schaltungsanordnung naoh Anspruch 1 und 2, gekennzeichnet, daß eine beliebig gestufte Widerstandskette (3) sowie eine die Funktion

   mit 0 ώ. η <*· N realisierende, als Festwertspeicher ausgeführte spezielle Dekodierschaltung (10) vorhanden sind.

   Hierzu 2 Blatt Zeichnungen.