DD277778B5 - Verfahren und anordnung zur busvergabe an datenverarbeitende einrichtungen - Google Patents

Description

Hierzu 2 Seiten Zeichnungen

Anwendungsgebiet der Erfindung Die Erfindung dient zur Steuerung der Busübernahme durch dMenverarbeitende Einrichtungen in multimastorfähigen Bussen. Charakteristik der bekannten technischen Lösungen Arbeiten in einem informationsverarbeitenden System mehrore datonverarbeitende Einrichtungen über einen gemeinsamen Bus mit anderen am Bus liegenden Ressourcen zusammen, so erfolgt das Aufschalten einer datenverarbeitenden Einrichtung

auf den gemeinsamen Bus zeitgetcilt und durch Busvergaboschaltungon (Arbiter) gesteuert.

Wenn eine datonvorarbeitonde Einrichtung an den Bus anzuschalten ist, um mit einer anderen Ressourco in Verbindung zu

treten, so gibt sie über den Bus eine Anforderung ab, wodurch eine zentrale oder dezentrale Zuordnungsschaltung veranlaßtwird, gemäß einem gespeicherten Algorithmus den Bus der anfragenden Einrichtung zuzuordnen, so daß dieser dann der Buszugeordnet werden kann. Nach Übernahme des Busses durch die dem Bus zugeordnete datenverarbeitende Einrichtung behältsie je nach hardwaremäßiger Auslegung ihres Bussteucrolementos den Bus für ein oder mchroro Buszyklen („Das 8086/8088

Buch-Programmieron in Assembler und Systemarchitektur, technik marketing München, Kapitel 10, S. |10-12|). Wenn mehrere Einrichtungen eine Anforderung übermitteln, so bewirkt der Zuordnungsalgorithmus, der meist Prioritätsabhängigkeiton der Bearbeitung von Anforderungen berücksichtigt, die Auswahl einer busanfordernden Einrichtung

(.Das 8086/8088 Buch- Programmieren in Assembler und Systemarchitcktur. technik marketing München, Kapitel 9, S. |9-8| bis[9-101, Kapitel 10, S. |10-4| bis [10-6]).

Bokannte technische Lösungen sind zentrale Vergabeschaltungen (Winter, W.: „Programmiorbaro Arbiter zur Ressourcenverwaltung", rfe 34 [1985] H.7, S.457-461) und Schaltungen nach dem Daisy-chain-Prinzip. In einer Anordnung zur Steuerung eines Mehrrechnersystems (DD-WP 144691) wird als Zuteilungssignal ein stationäies Bitmuster verwendet, das in einer ringförmig geschlossenen Schiebekotte umläuft. Der Buszugriff erfolgt nach einem

vorgegebenen Muster und ist prioritätsabhängig.

In DD-WP 238128 A1 ist eine Anordnung eines speicherprogrammierton Arbiters zur Rossourconvorwaltung erläutert, die aus Forderungsregister, Steuerregister, einem Speicher und einer Ausgangsbaugruppe sowie einem Steuerwerk bestell.

Wünschenswert ist es für bestimmte Anwendungsfälle, in einfacher Weise die Busvergabe beeinflussen zu können, d.h., eine Veränderung der Zuordnungsvorschrift herbeizuführen, um z.B. nur kurzzeitig notwendige Zugriffe durch eine der datenverarbeitenden Einrichtungen zu gewährleisten, deren Busanforderung nicht vorrangig bearbeitet wird. Mit den bekannten technischen Lösungen ist diese Forderung nicht oder nur mit wesentlich erhöhtem schaltungstechnischen Aufwand möglich.

Ziel der Erfindung

Ziel der Erfindung ist es, in multimastorfähigen Bussen mit relativ geringem schaltungstechnischen Aufwand einon schnelleren Informationsaustausch zwischen dsn datenverarbeitenden Einrichtungen zu gewährleisten.

Darlegung de« Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine durch eine am multimasterfähigen Bus angeschaltete datenverarbeitende Einrichtung veränderbare Busvergabe, die unabhängig von den Prioritätsabhängigkeiten der Bearbeitung von Busanforderungen durch die Zuordnungseinrichtung ist, zu gewährleisten.

Zur Lösung der Aufgabe dient erfindungsgemäß ein Verfahren zur Busvergabe an datenverarbeitende Einrichtungen, die an einem multimasterfähigen Bus angeschlossen sind, wobei innerhalb eines Bustaktes aus kanalweise durch dio Einrichtungen gesendeten Anforderungssignalen unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift ein Zuordnungssignal gebildet und an die Einrichtung mit höchster Priorität übertragen wird. Zur Veränderung der Zuordnungsvorschrift erfolgt im ersten Buszyklus der buserhaltenden Einrichtung durch Neueinstellung einer voreingestelltcn Anforderungssperrmasko ein wahlweiser Ausschluß der datenverarbeitenden Einrichtungen durch Sperren dor Anforderungssignale. Diese Ncueinstcllung wird im letzten Buszyklus der businnchabcnden Einrichtung aufgehoben. Gegenstand der Erfindung ist außerdem eine Anordnung zur Busvergabe an datenvcrarbeitendo Einrichtungen, deren Anforderungskanälo, über die Anfordcrungssignale zum Erhalt des multimasterfähigen Bussos gesendet werden, mit oiner ZuordnungseinrichUing verbunden sind, deren Ausgänge zu Zuordnungskanälen dos multimasterfähigen Bussos führen. Der Zuordnengseinrichtung ist für jeden Anfordcrungskanal eine Anforderungssperre vorgeschaltet, an der zur Auswahl dos ankon mendcn Anfordcrungssignales über einen Eingang ein in einen aktiven bzw. nichtaktiven Zustand schaltbares Sperranforderungssignal anliegt.

Zur Zustandseinstellung ist jeder der Eingängo für das Sperranforderungssignal mit oinem zugeordneten Ausgang einos Anforderungssperrmaskenrcgisters verbunden, mit dessen Eingängen einerseits die Ausgänge eines Multiplexors, an den sowohl Datenbusse als auch eine Voreinstelleinheit und der Rücksetzkanal des multimnstorfäliigon Busses geführt sind, andererseits über einen Enable Eingang eine Verbindung zum Ausgang eines Masken-Enablo-Verknüpfungsgliedes besteht. Das Verknüpfungsglied ist eingangssoitig mit dom Rucksetzkanal und mit dem Ausgang oiner Schreibanfordorungsauswahl verbunden, auf deren einem Eingang ein Schreibkanal liegt, der ebenfalls an den Rücksotzeingang einos Quittungssignalsendors geführt ist. Der Quittungssignalsender ist eingangsscitig über ein Verzögerungsglied mit dem Ausgang eines gleichzeitig an den andcron Eingang der Schreibanfordcrungsauswahl angeschlossenen Adreßdekodors verbunden.

Ausführungsbelsplel

Dio Erfindung soll nachf tchond anhand der schcmatischon Zeichnung näher orläutort worden. Es zeigen

Fig. 1; eine Anordnung zur maskenprogrammierten Busvergabo gemäß der Erfindung Fig. 2: ein Taktschema für die Anordnung gemäß Fig. 1 für drei datenverarheitenda Einrichtungen.

Die Anordnung gemäß Fig. 1, die an einen multimastorfähigen Bus angeschlossen ist, boinhaltot N Anforderungssporron 1, an deren jeweils einem Eingang ein zugeordneter Anforderungskanal AFi, i = 1,...,N oinor datenverarboiiondon Einrichtung (nicht dargestellt) und am jeweils zweiten Eingang der zugeordnete Ausgang eines Anforderungssporrmaskenrogistors 3 angeschlossen sind.

Dio Ausgänge der Anforderungssperren 1 führen zu don Eingängen einer Zuordnungseinrichtung 2, deren Ausgängo mit Zuordnungskanälen des multimasterfähigen Busses verbunden sind.

0;·) m Eingänge dos Anfordorungsspnrrmaskenregistors 3 sind mit den m Ausgängen einos (2 χ m zu ml-Multiplexors Λ vorknüpft. Der Enable-Eingang CS ist mit dem Ausgang einos Masken-Er.able-Verknüpfungsgliodos 5 verschaltot. Ein Eingang des Mar.ken-Enable-Verknüpfungsgliedes 5 ist an den Rücksetzkanal RESET des multimasterfähigen Busses geführt, der zweite Eingang ist mit dem Ausgang einer Schreibanforderungsauswahl 7 verbunden. Das Verknüpfungsglied 5 setzt den aktiven Zustand des RESET-Signals odor den aktiven Zustand des Ausgangssignals dor Schraibanforderun^sauswahl 7 in den aktiven Zustand des Enable-Einganges dos Anfordorungssperrmaskonregisters 3 um.

Ein Eingang dor Schreibnnfnrdorungsauswahl 7 ist mit einem Schreibkanal WR des multimastorfähigen Bussos vorknüpft, der ebenfalls an den Rücksetzeingang eines Quittungssignalsenders 10 goschaltet im. Der zweite Eingang der Schreibanfordcrungsauswahl 7 ist mit dom Ausgang eines Adrcßdekodcrs 0 verbunden.

Dor Ausgang dor Schroibanfordcrungsauswahl 7 ist aktiv, wenn dos Schreibi.ommando und der Adreßdekoderausrjcng aktiv sind. Dor Ausgang dos Adreßdekodors ist woitorhin mit dem Eingang eines Verzögerungsgliedes 9 gekoppelt, dessen Ausgang an don Eingang des Quittungssignalsend?rs 10 führt. Der Ausgang des Quittungssignalsendors 10 ist mit dem Quittungssignalkanal QS dos multimasterfähigen Busses verbunden und genau dann aktiv, wenn der Adroßdokoder 8 dio Adresse des Anforderungsspefrmaskenrogisters 3 selektiert hat, gleichzeitig das Schreibkommando aktiv, und das Setzen des

Anforderungssperrmaskenregisters 3 abgeschlossen ist. Der Quittungssignalsender 10 w^:rd bei inaktivem Schreibkommando WR im inaktiven Zustand gehalten. Der Adreßdekoder 8 ist eingangsseitig zum einen mit Adreßkanälen AB

des multimasterfähigen Busses, zum anderen mit den Ausgängen einer nicht dargestellten Adreßvoreinstelleinheit verbunden.

Der (2 χ m zu ml-Multiplexer 4 ist einerseits mit Datenbuskanälen DB des multimasterfähigen Busses verbunden, andererseits

liegen die Ausgänge einer Voreinstelleinheit 6 für den Anfangszustand des Anforderungssperrmaskonregisters 3 an weiteren

Eingängen des Multiplexers 4 an. Die Auswahl, ob die Information der Datenbuskanäle DB oder die Ausgänge der Voreinstelleinheit 6 zum Anforderungssperrmaskenregister 3 gemulliplext werden, erfolgt mit dem RESET-Signal. Bei aktivem Pegel auf dem Rücksetzkanal RESET gelangt der Voreinstellwert .*um Anforderungssperrmaskenrcgister 3, sonst die Information der Datenbuskanäle DB. Die Erfindung soll anhand eines Rechnersystems mit multimasterfähigem Bus sowie drei datenverarbeitenden Einrichtungen

erläutert werden.

Im Einschaltzustand des Rechnersystems erfolgt über eine RESET-Einheit die Anfangsinitialisierung des Rechnersystems durch

das Aktivsetzen des RESET-Signals auf dem Rücksetzkanal RESET des multimasterfähigen Busses.

Damit schaltet der Multiplexor 4 den m + 1 -breiten Voreinstellwert DATO... DAT m der Voreinstelleinheit 6 für den Anfangszustand der Anfordorungssporrmaske zu don Eingängon des Anforderungssperrmaskenregisters 3 durch. Über das Masken-Enable Verknüpfungsglied 5 wird durch den Aktivzustand des RESET-Signals der Enable-Eingang CS des Anforderungssperrmaskenregisters 3 aktiv, so daß der Voreinstellwert eingeschrieben wird. Dar Voreinstellwert ist in diesem Beispiel so gewählt, daß dieSperranforderungssignaleSAFvmitv = 1...N und N - 3 den inaktiven Zustand innehaben. In Abhängigkeit dos programmtochnischen Zustandes des Rechnersysteme tritt die Situation ein, daß die datenverarbeitende Einrichtung mit dem dritten Prioritätsniveau ein Programmteil mit Informationsaustausch über den multimasterfähigen Bus

schneller zu erledigen nat, wobei die datenverarbeitende Einrichtung mit dem zweiten Prioritäisniveau stets bei Bedarf den Busanfordern kann und bekommen muß. Die dritte datonverarbeitende Einrichtung bewirbt sich über den Anforde-ungskanal AF3um dio Bush jrrschaft. Nach dem für die dritte datenverarbeitende Einrichtung die Erlaubnis für die Busbelegung erteilt wordenist und dio businnehabendo Einrichtung den Bus abgegebon hat, übernimmt die dritte dstonverarbeitende Einrichtung dio

Busherrschaft. In ihrem erston auszuführenden Buszyklus sendet sie in einem Schreibbuszyklus die Adresse des Anforderungsspcrrmaskenregistcrs 3 und die neue Anforderungssperrmaskenbelegung DBO = aktiver Zustand für SAF1; DB1, DB2 = inaktiver Zustand für SAF2, 3 aus. Diese Datenbusbelegung gelangt bei inaktivem RESET-Signal über den Multiplexer 4 an die Eingänge des Anforderungssperrmaskenregisters 3. Die Adresse wird im Adreßdekodor 8 dekodiert. Der Ausgang dos Adreßdekoders 8 wird

aktiv.

Mit dem aktiven Schreibkommando wird der Enable-Eingang des Anforderungsspcrrmaskenrcgisters 3 ebenfalls aktiv, so daß

dio nun aktuello Eingangsbelegung in das Register 3 übernommen wird.

Mit Aktivwerdon der Belegung ander Anforderungssperre 1,1 verbleibt der Ausgang AF 1,1 im inaktiven Anforderungszustand. Der aktive Zustand dos Adreßdekoderausganges wird über das Verzögerungsglied 9 an don Quittungssignalsendor 10

übortragen, der durch das aktive Schreibkommando sondobereit ist. Dor Quittungssignalsender 10 sendet das Quittungssignalerst, worin die Anforderungssperrmaske an den Anforderungsperren 1 wirksam geworden ist. Ist der schneller zu bearbeitende

Programmteil abgeschlossen, so folgt die Abarbeitung eines Schreibbefohles (der einem Schreibbuszyklus auf dem Bus

entspricht) auf dio Adresse des Anforderungssperrmaskenrogisters 3, wo z. B. die ursprüngliche auf dem Datenbus dos

mullimasterfähigen Busses liegende Anforderungssperrmaske eingeschrieben wird. Die Wirkung der erfinderischen Anordnungin diesem letzten Buszyklus ist äquivalent dor im 1.Buszyklus beschriebenen.

Claims (3)

1. Verfahren zur Busvergabe an datenverarbeitende Einrichtungen, die an einem multimasterfähigen Bus angeschlossen sind, wobei innerhalb eines Bustaktes aus kanalweise durch die Einrichtungen gesendeten Anforderungssignalen unter Berücksichtigung einer vorprogrammierten Zuordnungsvorschrift ein Zuordnungssignal gebildet und an die Einrichtung mit höchster Priorität übertragen wird, gekennzeichnet dadurch, daß zur Veränderung der Zuordnungsvorschrift im ersten Buszyklus der buserhaltenden Einrichtung durch Neueinstellung einer voreingestellten Anforderungssperrmaske ein wahlweiser Ausschluß der datenverarbeitenden Einrichtungen durch Sperren der Anforderungssignale erfolgt und die Neueinstellung im letzten Buszyklus der businnehabenden Einrichtung aufgehoben wird.

2. Anordnung zur Busvergabe an datenverarbeitende Einrichtungen, deren Anforderungskanäle, über die Anforderungssignale zum Erhalt des multimasterfähigen Busses gesendet werden, mit einer Zuordnungseinrichtung verbunden sind, deren Ausgänge zu Zuordnungskanälen des multimasterfähigen Busses führen, gekennzeichnet dadurch, daß der Zuordnungseinrichtung für jeden Anforderungskanal eine Anforderungsperro vorgeschaltet ist, an der zur Auswahl des ankommenden Anforderungssignales über einen Eingang ein in einen aktiven bzw. nichtaktiven Zustand schaltbares Sperranforderungssignal anliegt.

3. Anordnung nach Anspruch 2, gekennzeichnet dadurch, daß zur Zustandseinstellung jeder der Eingänge für das Sperranforderungssignal mit einem zugeordneten Ausgang eines Anforderungssperrmaskenregisters verbunden ist, mit dessen Eingängen einerseits die Ausgänge eines Multiplexers verknüpft sind, an den sowohl Datenbusse als auch eine Voreinstelleinheit und der Rücksetzkanal des multimasterfähigen Busses geführt sind, andererseits über einen Enable-Eingang eine Verbindung zum Ausgang eines Masken-Enable-Verknüpfungsgliedes besteht, das eingangsseitig mit dem Rücksetzkanal und mit dem Ausgang einer Schreibanforderungsauswahl verbunden ist, auf deren einem Eingang ein Schreibkanal liegt, der ebenfalls an den Rücksetzeingang eines Quittungssignalsenders geführt ist, der eingangsseitig über ein Verzögerungsglied mit dem Ausgang eines gleichzeitig an den anderen Eingang der Schreibanforderungsauswahl angeschlossenen Adreßdekoders verbunden ist.