DD271438A7 - DEVICE FOR CONTROLLING DIRECT BY-STEP SEQUENCE ACCESS TO THE MEMORY OF A 16-DOOR MICROPROCESSOR SYSTEM - Google Patents
DEVICE FOR CONTROLLING DIRECT BY-STEP SEQUENCE ACCESS TO THE MEMORY OF A 16-DOOR MICROPROCESSOR SYSTEM Download PDFInfo
- Publication number
- DD271438A7 DD271438A7 DD28975486A DD28975486A DD271438A7 DD 271438 A7 DD271438 A7 DD 271438A7 DD 28975486 A DD28975486 A DD 28975486A DD 28975486 A DD28975486 A DD 28975486A DD 271438 A7 DD271438 A7 DD 271438A7
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- digit
- memory
- input
- circuit
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/285—Halt processor DMA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Die vorgeschlagene Einrichtung zur Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16stelligen Mikroprozessorsystems enthält ein 16stelliges Mikroprozessorsystem, dessen niedrigstellige doppelgerichtete Informationsschiene mit der einen Hälfte der Informations-Eingänge und- Ausgänge eines doppelgerichteten Zwischen-Datenpuffers in Verbindung steht. Die höchststellige doppelgerichtete Informationsschiene des 16stelligen Mikroprozessorsystems ist mit der anderen Hälfte der Informations-Eingänge und Ausgänge des doppelgerichteten Zwischen-Datenpuffers verbunden. Die Adressen-Ausgänge des 16stelligen Mikroprozessorsystem sind an den Adresseneingang einer Einheit für die Bestimmung der Konfiguration angeschlossen, deren Eingang zur Freigabe des Mikroprozessor-Kanals mit dem gleichnamigen Ausgang des Mikroprozessorsystems verbunden ist. Der Ausgang für die Bestimmung der Austauschweise der Einheit für die Bestimmung der Konfiguration ist an den 8stelligen Kontroller für einen direkten Zugriff angeschlossen. Der Eingang für die Speicherart ist mit den gleichnamigen Ausgängen des 16stelligen Speichers und der 8stelligen Speicher verbunden. Der Eingang für die Bestimmung der Anordnung des 8stelligen Speichers steht in Verbindung mit den gleichnamigen Ausgängen der 8stelligen Speicher. Der Eingang für das Erkennen der Anordnung der Moduln bei einem direkten Zugriff ist an die gleichnamigen Ausgänge der 8-stelligen Moduln und der 16-stelligen Moduln angeschlossen. Der Ausgang zur Umwandlung des Systems und der Ausgang für die Richtungsbestimmung stehen in Verbindung mit den gleichnamigen Eingängen des doppelgerichteten Zwischen-Datenpuffers. Die Einheit für die Bestimmung der Konfiguration enthält eine Verriegelungsschaltung, eine Schaltung für das Erkennen der Anordnung des Speichers, eine Schaltung für die Umwandlung des Systems und eine Schaltung für die Richtungsbestimmung. Die vorgeschlagene Einrichtung gewährleistet einen direkten Bytesreihenfolgezugriff zum Speicher des 16stelligen Mikroprozessorsystems, unanhängig von der Stellenzahl des Speichers, und ist nicht an seine geradzahligen oder ungeradzahligen Adressgrenzen gebunden.{Steuerung, Bytesreihenfolgezugriff, Speicher, Mikroprozessorsystem, Informationsschiene, Zwischen Datenpuffer, Adressenausgang, Adresseneingang, Kontroller, Zugriff, Modul}The proposed means for direct byte order access control to the memory of a 16-digit microprocessor system includes a 16-digit microprocessor system whose low-level bidirectional information bar communicates with one-half of the information inputs and outputs of a double-directional intermediate data buffer. The high-order bi-directional information rail of the 16-digit microprocessor system is connected to the other half of the information inputs and outputs of the bifurcated intermediate data buffer. The address outputs of the 16-digit microprocessor system are connected to the address input of a configuration determination unit whose microprocessor channel enable input is connected to the microprocessor system output of the same name. The output for determining the mode of exchange of the unit for determining the configuration is connected to the 8-digit controller for direct access. The input for the memory type is connected to the identically named outputs of the 16-digit memory and the 8-digit memory. The input for the determination of the arrangement of the 8-digit memory is in connection with the identically named outputs of the 8-digit memory. The input for detecting the arrangement of the modules in the case of direct access is connected to the identically named outputs of the 8-digit modules and the 16-digit modules. The output for the conversion of the system and the output for the direction determination are in connection with the identically named inputs of the double-directional intermediate data buffer. The unit for determining the configuration includes a latch circuit, a circuit for recognizing the arrangement of the memory, a circuit for converting the system, and a circuit for direction determination. The proposed device provides direct byte order access to the memory of the 16-digit microprocessor system, regardless of the number of digits of memory, and is not tied to its even or odd address boundaries {control, byte order access, memory, microprocessor system, information rail, intermediate data buffer, address output, address input, controller , Access, module}
Description
-A- 2 7 ί 4 3 Ο -A- 2 7 ί 4 3 Ο
Berlin, den 1.12.1988 67 030/13Berlin, 1.12.1988 67 030/13
Einrichtung zur Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16stelllgen MikroprozessorsystemsDevice for direct byte order access control to the memory of a 16-digit microprocessor system
Die Erfindung betrifft eine Einrichtung rur Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16stelligen Mikroprozessorsystems« welche bei 16stellJgen Mikrocomputern und Mikroprozessorsystemen Anwendung findet.The invention relates to a device for direct byte order access control to the memory of a 16-digit microprocessor system used in 16-position microcomputers and microprocessor systems.
Es ist eine Einrichtung zur Steuerung des direkten Bytesreihen· folgszugriff8 zum Speicher eines 16stelligen Mikroprozessorsystems bekannt, die ein 16stelliges Mikroprozessorsystem enthält, dessen niedrigste doppeltgerichtete Informationsschiene mit der niedrigsten doppeltgerichteten Informationsschiene des 16stelligen Speichers und der 16stelligen Moduln» mit der doppaltgerichteten Informationsschiene der 8stelligen Moduln und mit einem 8stelligen Kontroller für direkten Zugriff in Verbindung steht. Die höchste doppeltgerichtete Informations-' schiene des 16stelligen Mikroprozessorsystems ist mit der höchsten doppeltgerichteten Informationsschiene des 16stelligen Speichers und der 16stelligen Moduln und mit der doppeltgerichteten Informationsschienu der 8stelligen Moduln verbunden« und ihre Adressenausgänge sind an die Adressenausgänge eines Beteiligen Kontrollers für direkten Zugriff und an die Adresseneingänge eines 16stelligen Speichers, der 16stelligen und der Sstelligen Moduln angeschlossen. Das Ausgangssignal für das Belegen des Mikroprozessor-Kanals des esteiligen Kontrollers für einen direkten Zugriff ist mit dem gleichnamigen Eingang des !Beteiligen Mikroprozessorsystems verburi-There is known an apparatus for direct byte sequential access control to the memory of a 16-digit microprocessor system comprising a 16-digit microprocessor system with its lowest bidirectional information bar with the 16-digit memory and 16-digit modules with 8-digit modules and An 8-digit controller for direct access. The highest bidirectional information rail of the 16-digit microprocessor system is connected to the highest bidirectional information bar of the 16-digit memory and the 16-digit modules and to the bidirectional information bar of the 8-digit modules «and their address outputs are to the address outputs of an associate controller for direct access and to the address inputs a 16-digit memory, the 16-digit and the Sstelligen modules connected. The output signal for occupying the microprocessor channel of the particular controller for a direct access is assigned to the input of the same name of the participating microprocessor system.
den· Das Eingangssignal zur Freigabe des Mikroprozessor-Kanals für den 8stelligen Kontroller für einen direkten Zugriff steht mit dem gleichnamigen Ausgang des 16stolligen Mikroprozessorsystems in Verbindung« Die Ausgänge für die Bedienungsanforderung der 8stelligen und dor 16stelligen Moduln sind an die gleichnamigen Eingänge des Beteiligen Kontrollers für einen direkten Zugriff angeschlossen, dessen Ausgänge für das Bestätigen der Anforderungen mit den gleichnamigen Eingängen der Beteiligen und der 16stelligen Moduln verbunden sind«The input signal for enabling the microprocessor channel for the 8-digit controller for direct access is connected to the output of the same 16-bit microprocessor system. The outputs for the service request of the 8-digit and 16-digit modules are connected to the identically named inputs of the participating controller for a direct access is connected, whose outputs are connected to the identically named inputs of the participants and the 16-digit modules for confirming the requirements «
Die Funktionsweise der Einrichtung besteht datin, daß der Beteilige Kontroller für einen direkten Zugriff« wenn er eine Bedienungsanfbrderung von einem Beteiligen oder einem 16stelligen Modul erhält, sein Auegangssignal für die Anforderung zum Belegen des Mikroprozessor-Kanals zu dem 16stelligen Mikroprozessorsystem aktiviert» das seinerseits bei erster Gelegenheit den Mikroprozessor-Kanal freigibt, indem es den Eingang zur Freigabe des Mikroprozessor-Kanals des Bstelligen Kontrollers für einen direkten Zugriff aktiviert, welcher den Eingang für die Bestätigung der Anforderung des entsprechenden Moduls aktiviert· Wenn ein Bstelliger Modul eine Bedienungsanforderung stellt, dessen doppeltgerichtete Informationsschiene an die niedrigste doppeltgerichtete Informationsschiene des 16stelligen Mikroprozessorsystems angeschlossen ist, erfolgt der Bytesreihenfolge-Infor^ationeaustausch über die niedrigste doppeltgerichtete Informationsschiene des 16stelligen Speicher», demzufolge sich die ausgetauschte Information nur an einer geraden Adresse befindet· Wenn ein 8stelliger Modul eine Bedienungsanforderung stellt, dessen doppeltgeriohtete Informationsschiene mit der höchsten doppeltgerichteten Informationsschiene des 16stelligen Mikroprozessorsystems in Verbindung steht, erfolgt der Byteereihenfolge-Informationsaustausch über die höchste doppeltgerichtfcts Informationsechiene des 16stelligen Speichere»The function of the device is that the present direct access controller, when receiving a servicing request from an operator or 16-digit module, activates its external signal for the request to populate the microprocessor channel to the 16-digit microprocessor system Opportunity enables the microprocessor channel by activating the microprocessor channel enable input for direct access which activates the input for confirming the request of the corresponding module. When a Bstelliger module makes a service request, its bidirectional information bar Connected to the lowest bidirectional information rail of the 16-digit microprocessor system, the byte order information exchange is performed via the lowest bidirectional information bus of the 16-digit memory, hence s If the 8-digit module has a service request whose double-headed information bar communicates with the highest bidirectional information bar of the 16-digit microprocessor system, the byte order information exchange is done via the highest double-courtfct information bar of the 16-digit memory »
27ί 43827ί 438
demzufolge sich die auegetauschte Information nur an einer ungeraden Adresse befindet« Wenn ein I6etelliger Modul eine Bedienungeanforderung stellt« dessen niedrigste und höchste doppeltgerichteten Schienen« d* h. Infcrrnutionsschienen entsprechend an die niedrigsten und an die höchsten doppeltgerichteten Informationeschienen dos 16stelligen Mikroprozessorsystems angeschlossen sind» erfolgt der öytesreihenfolge-Informatiorsaustausch entweder über die niedrigste oder über die höchste doppeltgerichtete Informationsschiene des 16stelligen Speichers« demzufolge sich die Information von dem niedrigsten Registerteil des 16stelligen Moduls nur an geradzahligen Adressen befindet, und dio Information von dem höchsten Registerteil des 16stelligen Moduls nur an ungsradzahligen Adressen«according to which the exchanged information is only at an odd address «When a modular module makes a service request« its lowest and highest bidirectional rails «d * h. Infiniteration rails are connected to the lowest and highest bidirectional information bars of the 16-digit microprocessor system, respectively. Either the lowest or the highest bidirectional information bar of the 16-digit memory is used, hence the information from the lowest register portion of the 16-digit module is only an even number Addresses and the information from the highest register part of the 16-digit module only at addresses
Der Nachteil der bekannten Einrichtung besteht Jarin, daß der direkte Zugriff zum Speicher des 16stelligen Mikroprozessorsystems von der Stellenzahl des Speichers abhängic ist« und daß er fest an «eine geradzahligen oder ungeradzahligen Adressengrenzen gebunden iat, weil der Speicher des 16stelligen Mikroprozessorsystems 16stellig ist. Demzufolge befindet sich bei einem direkten Zugriff durch einen Bytesreihenfolgeauetausch die Information von den 8svelligen Moduln an geradzahligen Adressen oder nur an ungeradzahligen Adressen«, die Information vom vom niedrigststelligen Registerteil der 16stelligen Moduln befindet sich nur an geradzahligen Adressen« während sich die Information von dem höchststelligen Registerteil der 16stei'.ligen Moduln nur an ungeradzahligen \drossen befindet«The disadvantage of the known device is that Jarin has direct access to the memory of the 16-digit microprocessor system dependent on the number of digits of the memory and that it is firmly tied to an even or odd address boundary because the memory of the 16-digit microprocessor system is 16 digits. Thus, with direct access through a byte order exchange, the information from the 8-level modules is at even addresses or even at odd addresses. The information from the low-order register portion of the 16-digit modules is at even-numbered addresses while the information is from the highest-order register portion of the sixteenth module is located only on odd-numbered
Ziel der Erfindung ist es,, die vorgenannten Nachteile zu vermeiden«The aim of the invention is to avoid the aforementioned disadvantages.
271271
Aufgabe der Erfindung 1st es, eine Einrichtung für die Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher des 16stelligen Mikroprozessorsystems zu schaffen, bei welchem der direkte Bytesreihenfolgezugriff von der Stellenzahl des Speichers unabhängig sein soll und nicht an seine geradzahligem odor ungeradzahligen Adressengrenzen gebunden ist·It is an object of the invention to provide means for direct byte order access control to the 16-digit microprocessor system memory in which the direct byte order access is to be independent of the digit number of the memory and is not tied to its even or odd address boundaries.
Die Aufgabe wird durch eine Einrichtung für die Steuerung dea direkten Bytesreihenfolgezugriff» zum Speicher des 16stelligen Mikroprozessorsystems gelöst, welche ein 16stelliges Mikroprozessorsystem enthält, dessen niedrigste doppeltgerichtete iformation8schiene mit der niedrigsten doppeltgerichteten . Informationsschiene des 16stelligen Speichers und der löstelügen Moduln, mit den doppeltgerichteten Informationsschienen des Beteiligen Speichers» der Beteiligen Moduln und des Beteiligen Kontrollers für einen direkten Zugriff und mit der einen Hälfte der Informationseingänge und -Ausgang? eines doppelt* gerichteten Zwischen-Oacenpuffers in Verbindung steht« Die höchste doppeltgerichtete Informationsschiene des 16stelligen Mikroprozessorsystems ist mit der höchsten doppeltgerichteten Informationsschiene des 16stelligen Speichers und der 16stelligen Moduln, mit den doppeltgerichteten Informationsschienen eines Beteiligen Speichers und 8-stelligen Moduln und mit der anderen Hälfte der Informations-Eingänge und -Ausgänge des doppeltgerichteten Zwiechen-Oatenpuffers verbunden« Die Adressen-Ausgänge des 16stelligen Mikroprozessorsystems stehen in Verbindung mit den Adressen-Ausgängen des Beteiligen Kontrollers für einen direkten Zunriff, mit den Adressen-Eingängen des 16stelligen und der Beteiligen Speicher, der Beteiligen und der 168telligen Moduln und mit den Adressen-Eingängen der Ein-The task is solved by a direct byte order access control device to the memory of the 16-digit microprocessor system, which contains a 16-digit microprocessor system, the lowest bidirectional low-bidirectional iformation rail. Information rail of the 16-digit memory and sparked lie modules, with the bi-directional information of the Register rails memory "of the Register modules and Register controller for direct access and with one half of the information input and output? The double-ended information rail of the 16-digit microprocessor system is equipped with the highest bidirectional information rail of the 16-digit memory and 16-digit modules, with the double-ended information rails of one memory and 8-digit modules and with the other half of the Information inputs and outputs of the bi-directional dual buffer connected to the address outputs of the 16-digit microprocessor system are in connection with the address outputs of the Involved Controller for direct access, with the address inputs of the 16-digit and the Involved Memory, the Involved and the 168telligen modules and with the address inputs of the
27ί 43827ί 438
holt für die Bestimmung der Konfiguration· Der Ausgang für die Anforderung zum Belegen des Mikroprozessor-Kanäle vom esteiligen Kontroller für einen direkten Zugriff ist mit dem gleichnamigen Eingang des 16stelligen Mikroprozessorsystems verbunden, dessen Ausgang für die Freigabe des Mikroprozessor-Kanals mit dem gleichnamigen Eingang der Einheit für die Bestimmung der Konfiguration und mit dem gleichnamigen Eingang des 88telligen Kontrollers für einen direkten Zugriff in Verbindung steht« Die Eingänge für die Bedienungeanforderung des 8stelligen Kontrollers für einen direkten Zugriff sind an die gleichnamigen Ausgänge der 8stelligen und der 16stelligen Moduln angeschlossen, während die Ausgänge für die Bestätigung der Anforderung des 8stelligen Kontrollere für einen direkten Zugriff an die gleichnamigen Eingänge derselben anteiligen und 168telligen Moduln angeschlossen sind« Der Ausgang für die Bestimmung der Richtung und der Ausgang für die Umwandlung des Systems der Einheit zur Bestimmung der Konfiguration 3teht in Verbindung mit den gleichnamigen Eingängen des doppelt' gerichteten Zwischen-Datenpuffers, und der Eingang für die Bestimmung der Stelle des 8stelligen Speichers der Einheit für die Bestimmung der Konfiguration ist an den gleichnamigen Ausgang der Beteiligen Speicher angeschlossen« Der Ausgang für die Speicherart des 16stelligen und der Beteiligen Speicher sowie auch der Ausgang zur Bestimmung der Position des Moduls bei einem direkten Zugriff der 8stelligen und der 16stelligen Moduln sind mit den gleichnamigen Eingängen der Einheit für die Bestimmung der Konfiguration verbunden, deren Eingang für die Bestimmung der Austauschart an den gleichnamigen Eingang des 8stelligen Kontrollers für einen direkten Zugriff angeschlossen ist.picks up for the determination of the configuration · The output for the request for occupation of the microprocessor channels from the current controller for direct access is connected to the input of the same name of the 16-digit microprocessor system, whose output for the release of the microprocessor channel with the same input of the unit For the definition of the configuration and the input of the 88-channel controller for direct access, the inputs for the operating request of the 8-digit controller for direct access are connected to the identically named outputs of the 8-digit and 16-digit modules, while the outputs for the confirmation of the request of the 8-digit controller for direct access to the same inputs of the same proportional and 168telligen modules are connected «The output for the determination of the direction and the output for the conversion of the system s of the unit for determining the configuration stands in connection with the identically named inputs of the doubly directed intermediate data buffer, and the input for the determination of the position of the 8-digit memory of the unit for the determination of the configuration is connected to the data output of the relevant memory « The output for the type of memory of the 16-digit and the participating memory as well as the output for determining the position of the module in direct access of 8-digit and 16-digit modules are connected to the identically named inputs of the unit for the determination of the configuration whose input for the determination the replacement is connected to the same name input of the 8-digit controller for direct access.
27ί 43827ί 438
Verriegelungsschaltung, eine Schaltung zum Erkennen der Anordnung des Speichere, eine Schaltung zur Umwandlung dee Systems und üine Schaltung für die Bestimmung der Richtung. Der Eingang für die Speicherart, der Eingang zum Bestimmen der Position dee Moduls beim direkten Zugriff der Einheit zur Bestimmung der Konfiguration sind Informationseingänge der Verriegelungsechaltung· Der Eingang für die Freigabe des Mikroprozessor-Kanäle der Einheit für dia Bestimmung der Konfiguration ist der Umschalteingang der Schaltung für das Erkennen der Anordnung des Speifahers und der Steuereingang der Verriegelungsschaltung, deren Ausgang für das Definieren des 16stelligen Speichers und Ausgang für das Definieren des Beteiligen Speichers miv den gleichnamigen Eingängen der Schaltung für das Erkennen der Anordnung des Speichers in Verbindung stehen, dessen Informationseingang der Adresseneingang der Einheit für die Bestimmung der Konfiguration ist· Der Ausgang zur Umwandlung der Schaltung für das Erkennen der Anordnung des Speichers ist an die gleichnamigen Eingänge der Schaltung für die Umwandlung des Systems und der Schaltung für die Bestimmung der Richtung angeschlossen· Der Ausgang für das Definieren des Moduls der Verriegelunosschaltung ist mit don gleichnamigen Eingängen der Schaltung für die Umwandlung des Systems und der Schaltung für die Richtungsbestimmung verbunden· Der Ausgang zum Anschalten der Schaltung für die Richtungsbestimmung der Schaltung für die Umwandlung des Systems steht mit dem gleichnamigen Eingang der Schaltung für die Richtungsbestimmung in Verbindung, deren Ausgang zum Anschalten der Schaltung für die Umwandlung des Systems an den gleich· namigen Eingang der Schaltung zum Umwandeln des Systems angeschlossen ist« Der Eingang für die Bestimmung der Austauschart der Einheit für die Bestimmung der Konfiguration ist der Informationseingang der Schaltung für die Richtungsbestimmung«;Latch circuit, a circuit for detecting the arrangement of the memory, a circuit for converting the system, and a circuit for determining the direction. The input for the memory type, the input for determining the position of the module when directly accessing the unit for determining the configuration are information inputs of the latch circuit · The input for the release of the microprocessor channels of the unit for determining the configuration is the switching input of the circuit for the recognition of the arrangement of the Speifahers and the control input of the latch circuit whose output for defining the 16-digit memory and output for defining the participating memory miv the same number of inputs of the circuit for detecting the arrangement of the memory are in communication whose information input the address input of Unit for determining the configuration is The output for converting the circuit for detecting the arrangement of the memory is connected to the identically named inputs of the circuit for the conversion of the system and the circuit for determining the Richtu ng connected · The output for defining the module of the interlocking circuit is connected to the same named inputs of the circuit for the conversion of the system and the circuit for the direction determination · The output for turning on the circuit for the direction determination of the circuit for the conversion of the system is attached the input of the circuit for the determination of the direction of the same name, the output of which is connected to the circuit for the conversion of the system to the same input of the circuit for converting the system. The input for determining the type of replacement of the unit for determining the Configuration is the information input of the circuit for direction determination «;
deren Steuerausgang der Auegang für die Richtungsbestimmung der Einheit zur Bestimmung der Konfiguration ist3 Der Steuerausgang der Schaltung zur Umwandlung des Systems ist der Ausgang zur Umwandlung des Systems der Einheit zur Bestimmung der Konfiguration·The control output of the circuit for the determination of the direction of the unit for determining the configuration is 3 The control output of the circuit for the conversion of the system is the output for converting the system of the unit for determining the configuration.
Die Vorteile der Erfindung bestehen darin« daß der direkte Byteereihenfolgezugriff zum Speicher des 16stelligen Mikroprozessorsystems unabhängig von der Stellenzahl des Speichers ist« und daß er nicht an seine geradzahligen oder ungeradzahligen Adressengrenzen gebunden ist·The advantages of the invention are that the direct byte order access to the memory of the 16-digit microprocessor system is independent of the digit number of the memory and that it is not tied to its even or odd address boundaries.
Anhand einer beispielsweisen Ausführung wird die Erfindung in den beiliegenden Zeichnungen näher erläutert· Es zeigen;Reference to an exemplary embodiment, the invention is explained in more detail in the accompanying drawings.
Fig« 1: eine Blockschaltung der Einrichtung für die Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher des I68telligen Mikroprozessorsystems;Fig. 1 is a block diagram of the means for direct byte order access control to the memory of the virtual microprocessor system;
Fig. 2: ein Blockschaltbild der Einheit für das Bestimmen der Konfiguration.2 shows a block diagram of the unit for determining the configuration.
Die Einrichtung zur Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16stelligen Mikroprozessorsystems (Fig. 1) enthält ein 16stelliges Mikroprozessorsystem 1, dessen niedrigststellige doppeltgerichtete 3nformationsschiene mit der niedrigststelligen doppeltgerichteten Informationsschiene des 16stelligen Speichers 5 und der 16stelligen Moduln 8* mit den doppeltgerichteten Informationsschienen des 8stslligenThe means for direct byte order access control to the memory of a 16-digit microprocessor system (Figure 1) includes a 16-digit microprocessor system 1, its lowest-order bidirectional information bar with the 16-digit memory 5 and the 16-digit 8-port double-ended modules 8 *
Speichers 33, der Beteiligen Moduln und eines 8stelligen Kontrollers für einen direkten Zugriff und mit der einen Hälfte der Informations-Eingänge und -Ausgänge eines doppeltgerichteten Zwischen-Datenpuffers 3 in Verbindung steht. Die höchststellige doppeltgerichtete Informationsschiene 17 des löstelligen Mikroprozessorsystems 1 ist mit der höchststelligen doppeltgerichteten Informationsschiene des 16stelligen Speichers 5 und der 16stelligen Moduln 8, mit der doppeltgerichteten Informationsschiene des 8stelligen Speichers 34 und der 8stelligen Moduln 7 und mit der anderen Hälfte der Informations-Eingänge und -Ausgänge des doppeltgerichteten Zwischen-Datenpuffers 3 verbunden« Die Adressen-Ausgänge 18 des löstelligon Mikroprozessorsystems 1 stehen in Verbindung mit den Adressen-Ausgängen des 8stelligen Kontrollers für einen direkten Zugriff 2, mit den Adressen-Eingängen des 16stelligen Speichers 5, des ersten und des zweiten 8stelligen Speichers 33 und 34, mit den Adressen-Eingängen der 8stelligen Moduln 6 und 7 und der 16stelligen Moduln 8 und mit den Adressen-Eingängen 16 einer Einheit 4 für die Bestimmung der Konfiguration. Das Ausgangssignal für die Anforderung für das Belegen des Mikroprozessor-Kanals 25 des 8stelligen Kontrollers 2 für einen direkten Zugriff ist an den gleichnamigen Eingang des 16stelligen Mikroprozessorsystems 1 angeschlossen, das Ausgangssignal für die Freigabe des Mikroprozessor-Kanals 14, welcher mit dem gleichnamigen Eingang der Einheit 4 für die Bestimmung der Konfiguration und mit dem gleichnamigen Eingang des 8stelligen Kontrollers 2 für direkten Zugriff verbunden ist, die Eingänge 19 für die Bedienungsanforderung, welche an die gleichnamigen Ausgänge der esteiligen Moduln 6 und 7 und der 16stelligsn Moduln 8 angeschlossen sind, während die Ausgänge 20 für die Bestätigung der Anforderungen des 8stelligen Kontrollers 2 für einen direkten Zugriff mit den gleichnamigenMemory 33, which includes modules and an 8-digit controller for direct access and communicates with one-half of the information inputs and outputs of a bifilar intermediate data buffer 3. The high-order bidirectional information rail 17 of the volatile microprocessor system 1 is provided with the high-order bidirectional information rail of the 16-digit memory 5 and 16-digit modules 8, with the bidirectional information rail of the 8-digit memory 34 and the 8-digit modules 7 and with the other half of the information inputs and outputs The address outputs 18 of the latched microprocessor system 1 are in communication with the address outputs of the 8-digit direct access controller 2, with the address inputs of the 16-digit memory 5, the first and the second 8-digit Memory 33 and 34, with the address inputs of the 8-digit modules 6 and 7 and the 16-digit modules 8 and with the address inputs 16 of a unit 4 for the determination of the configuration. The output signal for the request for the occupation of the microprocessor channel 25 of the 8-digit controller 2 for direct access is connected to the same name input of the 16-digit microprocessor system 1, the output signal for the release of the microprocessor channel 14, which with the same name input of the unit 4 for the determination of the configuration and connected to the same name input of the 8-digit controller 2 for direct access, the inputs 19 for the service request, which are connected to the same outputs of the esteiligen modules 6 and 7 and 16stelligsn modules 8, while the outputs 20 for the confirmation of the requirements of the 8-digit controller 2 for direct access with the same
Eingängen derselben Beteiligen Moduln 6 und 7 und der 16stelligen Moduln 8 in Verbindung stehen« Der Ausgang 9 für die Richtungsbestimmung und der Ausgang 10 für die Umwandlung des Systems der Einheit 4 für die Bestimmung der Konfiguration sind an die gleichnamigen Eingänge des doppeltgerichteten Zwischen-Oatenpuffers 3 angeschlossen, und der Eingang 12 für die Bestimmung der Anordnung des 8stelligen Speichers ist mit dem gleichnamigen Ausgang der 8stelligen Speicher 33 und 34 verbunden« Der Ausgang 11 für die Speicherart der 8stelligen Speicher 33 und 34 und des 16stelligen Speichers 5 und der Ausgang 12 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff der 8stelligen Moduln 6 und 7 und der 16stelligen Moduln 8 sind an die gleichnamigen Eingänge der Einheit 4 für die Bestimmung der Konfiguration angeschlossen, deren Eingang 26 für die Bestimmung der Austauschart mit dem gleichnamigen Ausgang des Sstelligon Kontrollers 2 für einen direkten Zugriff verbunden ist.Inputs of the same components are connected to modules 6 and 7 and the 16-digit modules 8 The output 9 for the direction determination and the output 10 for the conversion of the system of the unit 4 for the determination of the configuration are to the identically named inputs of the bifilar intermediate buffer 3 connected, and the input 12 for the determination of the arrangement of the 8-digit memory is connected to the same output of the 8-digit memory 33 and 34 «The output 11 for the memory type of the 8-digit memory 33 and 34 and the 16-digit memory 5 and the output 12 for Determining the arrangement of the module in a direct access of the 8-digit modules 6 and 7 and the 16-digit modules 8 are connected to the identically named inputs of the unit 4 for the determination of the configuration, the input 26 for the determination of the replacement with the same name output of the Sstelligon controller 2 for direct access ver is bound.
Die Einheit 4 für die Bestimmung der Konfiguration (Fig. 2) enthält eine Verriegelungsschaltung 21, eine Schaltung 22 für das Erkennen der Anordnung des Speichers, eine Schaltung 23 für die Umwandlung des Systemo und eine Schaltung 24 für die Richtungsbestimmung« Der Eingang 11 für die Speicherart, der Eingang 12 für die Bestimmung der Anordnung des esteiligen Speichers und der Eingang 15 für die Bestimmung der Anordnung des Module beim direkten Zugriff der Einheit 4 für die Bestimmung der Konfiguration sind Informations-Eingänge der Verriegelungsschaltung 21, Der Eingang 14 für die Freigabe des Mikroprozessor-Kanals der Schaltung für die Bestimmung der Konfiguration ist der Umschalt-Eingang der Schaltung 22 für das Erkennen der Anordnung des Speichers und der Steuereingang der Verriegelungsschaltung 21, deren AusgangThe configuration determining unit 4 (FIG. 2) includes a latch circuit 21, a memory location detection circuit 22, a Systemo conversion circuit 23, and a direction determination circuit 24, input 11 for the system Type of memory, input 12 for determining the location of the current memory and input 15 for determining the arrangement of the module in direct access of the unit 4 for the determination of the configuration are information inputs of the latch circuit 21, the input 14 for the release of Microprocessor channel of the circuit for the determination of the configuration is the switching input of the circuit 22 for the detection of the arrangement of the memory and the control input of the latch circuit 21, whose output
- io-- io-
für das Definieren des I6etelligen Speichers und Ausgang 28 für das Definieren des esteiligen Speichers mit den gleichnamigen Eingängen der Schaltung 22 für das Erkennen der Anordnung des Speichers verbunden sind, wobei deren Informations-Eingang der Adressen-Eingang 25 der Schaltung 4 für die Bestimmung der Konfiguration ist. Der Ausgang 30 für die Freigabe der Schaltung 22 für das Erkennen der Anordnung des Speichere steht in Verbindung mit den gleichnamigen Eingängen der Schaltung 23 für die Umwandlung des Systems 23 und der Schaltung 24 für die Richtungsbestimmung. Der Ausgang 29 für das Definieren des Moduls der Verriegelungsschaltung 21 ist mit den gleichnamigen Eingängen der Schaltung 23 für die Umwandlung des Systems und der Schaltung 24 für die Richtungsbestimmung verbunden. Der Ausgang 31 für das Anschalten der Schaltung 31 für die Bestimmung der Richtung der Schaltung für die Umwandlung des Systems ist an den gleichnamigen Eingang der Schaltung 24 für die Richtr igsbestimmung angeschlossen, deren Ausgang für das Anschalte der Schaltung 32 für die Umwandlung des Systems mit dem ~'eichnamigen Eingang 23 für die Umwandlung des Systems verbu. ieη ist* Der Eingang für die Bestimmung der Austauschweise der Einheit 4 für die Bestimmung der Konfiguration ist der Informations-Eingang der Schaltung 24 für die Bestimmung der Richtung» deren Steuer-Ausgang der Ausgang 9 für die Richtungsbestimmung der Einheit 4 für die Bestimmung der Konfiguration ist, und der Steuerausgang der Schaltung 23 für die Umwandlung des Systems 1st der Ausgang 10 für die Umwandlung des Systems der Einheit 4 für die Bestimmung der Konfiguration.for defining the memory 16 and output 28 for defining the current memory are connected to the identically named inputs of the memory arrangement for detecting the arrangement of the memory, the information input of which is the address input 25 of the circuit 4 for determining the configuration is. The output 30 for enabling the memory location detection circuit 22 is in communication with the like inputs of the system 23 conversion circuit 23 and the direction determination circuit 24. The output 29 for defining the module of the latch circuit 21 is connected to the identically named inputs of the system conversion circuit 23 and the direction determination circuit 24. The output 31 for turning on the circuit for determining the direction of the circuit for the conversion of the system is connected to the same name input of the circuit 24 for the Richtr igsbestimmung whose output for turning on the circuit 32 for the conversion of the system with the ~ 'eichnamigen input 23 for the conversion of the system verbu. ieη * The input for determining the mode of exchange of the unit 4 for the determination of the configuration is the information input of the direction determining circuit 24 »whose control output is the output 9 for determining the direction of the unit 4 for the determination of the configuration is, and the control output of the system conversion circuit 23 is the output 10 for the conversion of the system of the unit 4 for the determination of the configuration.
Die Funktionswelse der Einrichtung für die Steuerung des direkten Bytesreihenfolgezugriffs zum Speicher eines 16atelligen Mikroprozessorsystems ist erfindungsgemäß die folgende.The functional world of the device for direct byte order access control to the memory of a 16-bit microprocessor system is the following according to the invention.
- 11 -- 11 -
Wenn ein 8stel].iger Modul 6 und 7 oder ein 16etelliger Modul 8 eine Bedienungsanfordirung 19 stellt, wird sie vom 8stelligen Kontroller 2 für einen direkten Zugriff angenommen und aktiviert den Eingang für die Anordnung für das Belegen des Mikrop«rozessor-Kanal8 25 des löstelligen Mikroprozessorsystems 1« das seinerseits bei erster Gelegenheit den Mikroprozessor-Kanal freigibt, indem es den Eingang 14 für die Freigabe des Mikroprozessor-Kanals des 8stelligen Kontrollers 2 für einen direkten Zugriff aktiviert, welcher den Eingang 20 für die Bestätigung der Anforderung das entsprechenden Moduls aktiviert· Bei der Verwirklichung des Informationsaustausches bei einem direkten Zugriff adressiert der 8stellige Kontroller 2 für einen direkten Zugriff die entsprechende Zelle vom Speicher, mit der der 8stellige Modul 6 und 7 oder der 16stellige Modul 8 Information austauscht, bei welchem der eingang 11 für die Speicherart, der Eingang 12 für die Bestimmung der Anordnung des 8stelligen Speichers und der Eingang 13 für die Bestimmung dor Anordnung des Moduls bei einem direkten Zugriff der Einheit 4 für das Bestimmen der Konfiguration aktiviert werden, welche in Abhängigkeit von deren Zustand ihren Ausgang 10 für die Umwandlung deβ Systeme und ihren Ausgang 9 für die Richtungsbestimmung aktiviert. Oemzufolge wandelt der doppeltgerichtete Zwiechen-Oatenpuffer 3 das 16stellige Mikroprozeesor-Seystem um, wobei er in geeigneter Weise die niedrigststellige und die höchststell^ge der doppsltgerichteten Informatior.ssuhienen 16; 17 verbindet. Die Einheit ^ für die Bestimmung der Konfiguration wird immer angeschlossen, wenn der Eingang 14 für die Freigabe des Mikroprozessor-Kanals des 16etelligen Mikroprozessorsystems 1 aktiviert wird.If one-eighth module 6 and 7 or one modular module 8 provides a service request 19, it is accepted by the 8-digit controller 2 for direct access and activates the input for the arrangement for occupying the microcomputer channel 8 25 of the invalid Microprocessor system 1, which in turn enables the microprocessor channel at first opportunity by activating the microprocessor channel enable 14 input of the 8-digit direct access controller 2, which activates the request acknowledgment input 20 of the corresponding module. In realizing the information exchange in a direct access, the 8-digit direct access controller 2 addresses the corresponding cell from the memory with which the 8-digit module 6 and 7 or the 16-digit module 8 exchanges information in which the input 11 for the memory type, the Input 12 for the determination of the arrangement of the 8th memory 13 and the input 13 for the determination of the arrangement of the module in a direct access of the unit 4 for determining the configuration are activated, which activates depending on the state of their output 10 for the conversion of the systems and its output 9 for the direction determination , As a result, the bi-directional dual buffer 3 converts the 16-digit microproseesor system, suitably serving the least significant and the highest digits of the duplexed information 16; 17 connects. The configuration determining unit ^ is always connected when the microprocessor channel enable input 14 of the 16-byte microprocessor system 1 is activated.
Wenn die Bedienungsanforderung 19 durch einen 8stel.ligen Modul 6 gestellt wird und die vom Beteiligen Kontroller 2 für einenIf the service claim 19 is provided by an 8th module 6, and by the controller 2 for a
2 7 f4382 7 f438
- 12 -- 12 -
direkten Zugriff adressierte Zelle dem 8stelligen Speicher 33 gehört, werden der Eingang 11 für die Speicherart, der Eingang 12 für die Bestimmung der Anordnung des 8stelligen Speichers und der Eingang 13 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff der Einheit für die Bestimmung der Konfiguration nicht aktiviert, demzufolge werden der Ausgang 10 für die Umwandlung des Systems und der Ausgang 9 für die Richtungsbestimmung nicht aktiviert, und die Information wird über die niedrigststellige doppeltgerichtete Informationsschiene 16 ausgetauscht.Direct access addressed cell belongs to the 8-digit memory 33, the input 11 for the memory type, the input 12 for the determination of the arrangement of 8-digit memory and the input 13 for the determination of the arrangement of the module in a direct access of the unit for the determination of Configuration is not activated, therefore, the system conversion output 10 and the direction determination output 9 are not activated, and the information is exchanged via the least significant bidirectional information rail 16.
Wenn die Bedienungsanforderung 19 durch einen 8stelligen Modul 6 gestellt wird und die vom 8stelligen Kontrolbr 2 für einen direkten Zugriff adressierte Zelle dem 8stelligen Speicher 34 gehört, wird der Eingang 12 für die Bestimmung der Anordnung des Beteiligen Speichers der Einheit 4 für die Bestimmung der Konfiguration aktiviert. Dies führt zur Aktivierung des Ausgangs 28 für das Definieren des 8stelligeri Speichers der Verrijgelungsschaltung ^1, wodurch die Schaltung zum Erkennen der Ancrdnung des Speichers 22 in Betrieb gesetzt wird, wobei ihr Ausgang jO für die Umwandlung aktiviert wird. Die Schaltung für die Umwandlung des Systems aktiviert ihren Asgang 31 zum Anschluß der Schaltung für die Richtungsbestimmung. Die Schaltung für die Richtungsbestimmung beobachtet den Zustand am Eingang 26 für die Bestimmung ever Austauschweise und aktiviert ihren Ausgang 32 zum Anschalten dor Schaltung für die Umwandlung des Sytems und ihren Ausgang 9 für die Richtungsbestimmung. Demzufolge aktiviert die Schaltung für die Umwandlung des Systems 23 ihren Ausgang 10 für die Umwandlung des Systems, das führt zum Ansprechen des doppeltgerichteten Zwisohen-Datenpuffers 3 in einer bestimmten Richtung. Auf diese Weise wird der Informationsaustausch zwischen dem 8stelligen Modul 6 und dem 8atelligen Speicher 34 ermöglicht.When the service request 19 is provided by an 8-digit module 6 and the cell addressed by the 8-digit direct access controller 2 belongs to the 8-digit storage 34, the input 12 storage determining arrangement 12 of the device for determining the configuration is activated , This results in the activation of the output 28 for defining the 8-digit memory of the scrambling circuit ^ 1, thereby putting into operation the memory 22 of the memory 22, activating its output j0 for conversion. The system conversion circuit activates its output 31 to connect the direction determination circuit. The direction determination circuit alternately monitors the state at the ever-determining input 26 and activates its output 32 to turn on the system conversion circuit and its output 9 for direction determination. As a result, the system 23 conversion circuit activates its system conversion output 10, which results in addressing the bi-directional double data buffer 3 in a particular direction. In this way, the exchange of information between the 8-digit module 6 and the 8-reading memory 34 is made possible.
- 13 -- 13 -
Wenn eine Bedienungsanforderung 19 durch den Beteiligen Modul 6 gestellt wird und die vom 8etelligen Kontroller 2 für einen direkten Zugriff adreeeierte Zelle dem 16stelligen Speicher 5 gehört, wird der Eingang 11 für die Speicherart der Einheit 4 für die Beetimmung der Konfiguration aktiviert. Dies führt zur tivierung des Auegangs 27 für das Definieren des 16etelligen Speichere der Verriegelungsechaltung 21. Die Schaltung 22 für das Erkennen der Anordnung des Speichers kontrolliert den Zustand des Adresseneingangs 15« und wenn dieser Eingang zeigt, daß die adressierte Zelle vom 16stolligen Speicher eine geradzahlige Adresse aufweist« wird der Ausgang 30 für die Umwandlung nicht aktiviert, demzufolge kann auch der Ausgang 10 für die Umwandlung des Systems und der Ausgang 9 für die Richtungsbestimmung der Einheit 4 für die Bestimmung der Konfiguration nicht aktiviert werden. Der Informationsaustuausch wird über die niedrigststellige doppeltgerichtete Xformationsschiene 16 verwirklicht. Wenn der Adresoenelngang 15 der Schaltung 22 für das Erkennen der Anordnung des Speichers zeigt, daß eine Zelle vom 16stelligen Speicher 5 mit ungeradzahliger Adresse adressiert i3t, wird der Ausgang 30 für die Umwandlung aktiviert. Demzufolge werden auch der Ausgang 9 für die Richtungsbestimmung und der Ausgang 10 für die Umwandlung des Systems der Einheit 4 für die Bestimmung der Konfiguration aktiviert, und der Informationsaustausch wird über den doppeltgerichteten Zwischen-Datenpuffsr 3 realisiert.When a service request 19 is made by the module 6 and the cell accessed by the direct access controller 2 belongs to the 16-digit storage 5, the storage type input 11 of the configuration receiving unit 4 is activated. This results in the activation of the envelope 27 for defining the 16-byte memory of the latching circuit 21. The memory-location-detecting circuit 22 controls the state of the address input 15 and if this input shows that the addressed 16-bit memory cell is an even address If the output 30 for conversion is not activated, therefore, the output 10 for the conversion of the system and the output 9 for the direction determination of the unit 4 for the determination of the configuration can not be activated. The information exchange is realized via the lowest-numbered bidirectional Xformationsschiene 16. When the address input 15 of the memory location detecting circuit 22 indicates that a cell is being addressed by the 16-digit odd-numbered memory 5, the output 30 is activated for conversion. As a result, the direction determination output 9 and the system conversion output 10 of the configuration determining unit 4 are also activated, and the information exchange is realized through the intermediate bi-directional data buffer 3. *** "
Wenn der 8stellige Modul 7 die Bedienungsanforderung 19 &tollt und die von dem 8stelligen Kontroller 2 für einen direkten Zugriff adressierte Zelle dem Beteiligen Speicher 33 gehört, wird der Eingang 13 der Einheit 4 für die Bestimmung der Konfiguration aktiviert. Dieo führt zur Aktivierung des Ausgangs 29 für öna Definieren des Moduls der Verriegelungsschaltung 21,When the 8-digit module 7 rides the service request 19 &, and the cell addressed by the 8-digit direct access controller 2 belongs to the storage 33, the input 13 of the configuration determining unit 4 is activated. Dieo leads to the activation of the output 29 for the definition of the module of the latch circuit 21,
- 14 -- 14 -
wodurch die Schaltung 23 für die Umwandlung des Systeme in Betrieb gesetzt wird. Sie aktiviert ihren Ausgang 31 für das Anschalten der Schaltung für die Richtungsbestimmung, welcher die Schaltung 24 für die Richtungsbestimmung betätigt« Die Schaltung 24 für die Richtungsbestimmung kontrolliert den Zustand des Eingangs 26 für die Bestimmung der Austauschweise und aktiviert ihren Ausgang 32 für las Anschalten der Schaltung für die Umwandlung des Systems und den Ausgang 9 für die Richtungsbestimmung. Infolgedessen aktiviert cie Schaltung für die Umwandlung des Systems ihren Ausgang fir die Umwandlung des Systems« was zum Ansprechen des doppeltgerichteten Zwiechen-Datenpuffers 3 in einer bestimmten Richtung führt. Auf diese Weise kommt der Informationsaustausch zwischen dem 88telligen Mddul 7 und dem 8stelligon Speicher 33 über deh doppeltgerichteten Zwischen-Datenpuffer 3 zustande.whereby the system conversion circuit 23 is put into operation. It activates its output 31 for turning on the direction-finding circuit which actuates the direction-determining circuit 24. The direction-determining circuit 24 controls the state of the exchange-mode input input 26 and activates its output 32 for powering up the circuit for the conversion of the system and the output 9 for the direction determination. As a result, the system conversion circuit activates its output for conversion of the system, resulting in the response of the bi-directional binary data buffer 3 in a particular direction. In this way, the exchange of information between the intelligent Mddul 7 and the 8stelligon memory 33 via deh double-directional intermediate data buffer 3 comes about.
Wenn durch den 8stelligen Modul 7 eine Anforderung zur Bedienung 19 gestellt wird und die vom 8stelligen Kontroller 2 für einen direkten Zugriff adressierte Zelle dem 8stelligen Speicher 34 gehört, werden der Eingang 13 für die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff und der Eingang 12 für die Bestimmung der Anordnung des 8stelligen Speichers der Einheit 4 für die Bestimmung Oer Konfiguration aktiviert. Dies führt zur Aktivierung des Ausgangs für das Definieren des Moduls 29 und des Ausgangs 28 für das Definieren des 8stelligen Speichers der Verriegelungsschaltung 21, wodurch die Schaltung 22 für das Erkennen der Anordnung des Speichers in Betrieb gesetzt wird, wobei ihr Eingang 30 für die Umwandlung aktiviert wirds während die Schalung 23 für die Umwandlung des Systems und die Schaltung 24 für die Richtungsbestimmung den Ausgang 20 für die Umwandlung des Systems und den Auegang 9 für die Richtungsbestimmung nicht aktivieren«When a request for operation 19 is made by the 8-digit module 7 and the cell addressed by the 8-digit controller 2 for direct access belongs to the 8-digit memory 34, the input 13 for determining the arrangement of the module is in direct access and the input 12 for the determination of the arrangement of the 8-digit memory of the unit 4 for the determination Oer configuration activated. This results in the activation of the output for defining the module 29 and the output 28 for defining the 8-digit memory of the latch circuit 21, thereby actuating the memory array detection circuit 22 with its input 30 for conversion enabled s is not activated during the formwork 23 for the conversion of the system and the circuit 24 for determining the direction to the output 20 for the conversion of the system and the Auegang 9 for determining the direction "
- 15 -- 15 -
Auf diese Weise kommt der Informationsaustausch zwischen dem 8etelllgen Modul 7 und dem Beteiligen Speicher 34 über die höchststellige doppeltgerichtete Informationsschiene 17 zustande·In this way, the exchange of information between the module 7 and the storage device 34 takes place via the highest-order bidirectional information rail 17.
Wenn die Bedienungsanforderung 19 durch den 8stelligen Modul 7 gestellt wird und die vom 8stelligen Kontroller 2 für einen direkten Zugriff adressierte Zelle dem 16stelligen Speicher 5 gehört, werden der Eingang 11 für die Speicherart und der Eingang 13 fur die Bestimmung der Anordnung des Moduls bei einem direkten Zugriff der Einheit 4 für die Bestimmung der Konfiguration aktiviert. Dies führt zur Aktivierung des Ausgangs 27 für das Definieren des löstelligen Speichers und des Ausgangs 29 für das Definieren des Moduls der Verriegelungsschaltung Die Schaltung 22 für das Erkennen der Anordnung des Speichers prüft den Zustand an ihrem Adresseneingang 15« und wenn dieser anzeigt« daß die adressierte Zelle vom 16stelligen Speicher 5 eine ungeradzahlige Adresse aufweist, wird der Aus&ang 30 für die Umwandlung aktiviert, doch ier Ausgang 9 für die Richtungsbestimmung und der Ausgang 10 für die Umwandlung des Systems der Einheit 4 für die Bestimmung der Konfiguration werden nicht aktiviert, wobei der Informationsaustausch über die höchststellige doppeltgerichtete Informationsschiene 17 zustande kommt. Wenn der Adressen-Eingang 15 dor Schaltung 22 für das Erkennen der Anordnung des Speichers anzeigt, daß eine Zelle vom 16stelligen Speicher 5 mit einer geradzahligen Adresse adressiert ist, wird der Ausgang 30 für die Umwandlung nicht aktiviert-, es werden aber der Ausgang 10 für die Umwandlung dus Systems utJ der Ausgang 9 für die Richtungsbestimmung der Fii.nheit 4 für dis> Bestimmung der Konfiguration aktiviert, wobei dir Informationsaustausch über den doppeltgerichteten Zwischen-Datenpuffer 3 zustande kommt.When the service request 19 is provided by the 8-digit module 7 and the cell addressed by the 8-digit direct access controller 2 belongs to the 16-digit storage 5, the storage type input 11 and the module 13 location determination 13 become direct Access of the unit 4 for the determination of the configuration activated. This results in the activation of output 27 for defining the volatile memory and the output 29 for defining the module of the latch circuit. The memory location detection circuit 22 checks the state at its address input 15 "and when it indicates that the addressed one Cell from the 16-digit memory 5 has an odd-numbered address, the output 30 is activated for conversion, but the output 9 for the direction determination and the output 10 for the conversion of the system of the unit 4 for the determination of the configuration are not activated, wherein the information exchange about the highest-digit bidirectional information rail 17 comes about. If the address input 15 indicates to the memory location detection circuit 22 that one cell is being addressed by the 16 digit memory 5 having an even address, the conversion output 30 will not be activated, but the output 10 will become off the conversion of the system utJ the output 9 for the direction determination of the 4 Fii.nheit for dis> determination of the configuration is activated, where you information exchange over the bidirectional intermediate data buffer 3 comes about.
- 16 -- 16 -
Wenn eine Bedienungsanforderung 19 ve ^ einem 16stelligun Modul 8 gestellt wird, in Abhängigkeit davon, ob der Informationsaustausch über den niedrigststelligen Teil der 16stelligen Register des Moduls oder über den höchststelligen Teil derselben erfolgt, ist die Funktionsweise des 8stelligen Moduls 6 oder des 8stelligan Moduls 7 äquivalent«When a service request is made to a 16-digit module 8, depending on whether the information exchange is over the least significant part of the 16-digit registers of the module or over the highest-order part thereof, the operation of the 8-digit module 6 or 8-digit module 7 is equivalent "
Claims (2)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| BG7002685A BG44841A1 (en) | 1985-04-30 | 1985-04-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DD271438A7 true DD271438A7 (en) | 1989-09-06 |
Family
ID=3915565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DD28975486A DD271438A7 (en) | 1985-04-30 | 1986-04-29 | DEVICE FOR CONTROLLING DIRECT BY-STEP SEQUENCE ACCESS TO THE MEMORY OF A 16-DOOR MICROPROCESSOR SYSTEM |
Country Status (4)
| Country | Link |
|---|---|
| BG (1) | BG44841A1 (en) |
| DD (1) | DD271438A7 (en) |
| DE (1) | DE3614612A1 (en) |
| HU (1) | HUT41147A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4831514A (en) * | 1986-02-14 | 1989-05-16 | Dso "Izot" | Method and device for connecting a 16-bit microprocessor to 8-bit modules |
| US4965723A (en) * | 1987-10-23 | 1990-10-23 | Digital Equipment Corporation | Bus data path control scheme |
| US5159679A (en) * | 1988-09-09 | 1992-10-27 | Compaq Computer Corporation | Computer system with high speed data transfer capabilities |
| US5109332A (en) * | 1988-09-09 | 1992-04-28 | Compaq Computer Corporation | System for controlling the transferring of different widths of data using two different sets of address control and state information signals |
| CA1326715C (en) * | 1989-07-10 | 1994-02-01 | Paul R. Culley | Computer system with simplified master requirements |
-
1985
- 1985-04-30 BG BG7002685A patent/BG44841A1/xx unknown
-
1986
- 1986-04-29 DD DD28975486A patent/DD271438A7/en not_active IP Right Cessation
- 1986-04-29 HU HU179286A patent/HUT41147A/en unknown
- 1986-04-30 DE DE19863614612 patent/DE3614612A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| HUT41147A (en) | 1987-03-30 |
| BG44841A1 (en) | 1989-02-15 |
| DE3614612A1 (en) | 1986-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0579934A1 (en) | Multiprocessor computer system | |
| DE4428502A1 (en) | Bus system with bus master and several slaves | |
| DD271438A7 (en) | DEVICE FOR CONTROLLING DIRECT BY-STEP SEQUENCE ACCESS TO THE MEMORY OF A 16-DOOR MICROPROCESSOR SYSTEM | |
| DE2932868A1 (en) | Data processor with central unit connected to peripherals - uses address storage enabling convenient peripheral interchange by use of switching stages each with memory address | |
| CH631585A5 (en) | INDIRECTLY CONTROLLED SWITCHING SYSTEM, ESPECIALLY FOR TELECOMMUNICATIONS. | |
| DE4032044C2 (en) | Drive circuit arrangement for a data processing system with multiple display units | |
| DE2217609A1 (en) | Access unit for data processing systems | |
| DE3424587A1 (en) | CIRCUIT ARRANGEMENT FOR CONTROLLING THE BIDIRECTIONAL DATA TRANSMISSION BETWEEN A COMPUTER UNIT AND TRANSMISSION LINKS CONNECTED BY INPUT / OUTPUT UNITS | |
| EP1410225B1 (en) | Data processing structure | |
| DE2164686A1 (en) | Data processing system with several functional units | |
| DE19702143B4 (en) | Method for addressing additional components for electronic devices | |
| DE3139421A1 (en) | Serial output circuit | |
| DE3001547C2 (en) | ||
| DD301955A9 (en) | Device for dynamically controlling the number of exchanges during a direct access | |
| DE3427026C2 (en) | ||
| DE4420123B4 (en) | Speicherbankumschalteinrichtung | |
| DE2813721C2 (en) | Circuit arrangement for an indirectly controlled switching system, in particular telephone switching system | |
| DE2518449C3 (en) | Data processing device for controlling the transmission of data via connected transmission channels | |
| DD289678A7 (en) | 16-BIT MICROPROCESSOR SYSTEM | |
| DE2837709C2 (en) | Circuit arrangement for handling partial words in computer systems | |
| DE2554425C3 (en) | Arrangement for the mutual adaptation of devices exchanging control signals | |
| DE3235731C2 (en) | Centrally controlled switching device | |
| DE4331004B4 (en) | Circuit arrangement of an interface for interconnected via a parallel bus system control of a switching system | |
| DE2348665C3 (en) | Circuit arrangement for converting information present in groups of m bits into a (2 m over 1) code | |
| DD155290A3 (en) | ARRANGEMENT FOR FAST BLOCKING TRANSMISSION OF DIGITAL FUNCTIONAL VALUES |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ENJ | Ceased due to non-payment of renewal fee |