DD268793A1 - Schaltungsanordnung zur rechnerkopplung - Google Patents

Abstract

Die Erfindung betrifft eine Anordnung zur Verkopplung eines Masterrechners mit einem oder mehreren Slaverechnern, die vorrangig in der Automatisierungstechnik Anwendung findet. Die erfindungsgemaesse Loesung wird dadurch erreicht, dass die Adressleitungen A10-A15 des Masterrechneradressbusses auf einen programmierbaren Adressdecoder geschaltet werden, dessen Ausgang wired-or mit dem Ausgang des Adressdekoders der Mikrorechnerminimalkonfiguration verknuepft ist und diese Verknuepfung mit dem Auswahlsignal des Slave-RAMs verbunden ist. Das Speicheranforderungssignal des Masterrechners wird ueber ein Tor an das Freigabesignal des programmierbaren Adressdecoders geschaltet. Das Peripheriesperrsignal des Masterrechners wird auf das Enablesignal der Anforderungserkennungslogik geschaltet und das Busbestaetigungssignal des Slavemikroprozessors ist an das Speichersperrsignal des Masterrechners angeschlossen. Fig. 1

Description

Abschaltung eines bestimmten Speicherbereiches im Masterrechner zu erzeugen. Die Richtungssteuerung des Tores erfolgt mit dem Schreibsignal des Masterrechners. Erfolgt ein Zugriff auf einen Speicherbereich innerhalb der im programmierbaren Adressdecoder definierten Adresse, so wird der Speicher des Slaverechners selektiert. Der Verbindungsabbruch erfolgt in analoger Weise.

Ausführungsbeispiel

Die Erfindung soll nachstehend anhand eines Ausführungsbeispiels näher erläutert werden. In der dazugehörigen Zeichnung zeigt die Fig. 1 ein Blockschaltbild zur Rechnerkopplung.

Hardwaregrundlage für die Rechnerkopplung ist ein Masterrechner MR dessen Masterrechneradressbus MAB, Masterrechnersteuerbus MSB und Masterrechnerdatenbus MDB auf einem Sammelleitungsbus SLB zur Verfügung stehen. Den Slaverechner SR verkörpert eine Mikrorechnerminimalkonfiguration MMK, mit Slavemikroprozessor MPS. Slave-RAM und Slave-ROM ROMS, die mit Hilfe des Slaverechneradressbusses SAB, des Slaverechnerdatenhusses SDB und des Slaverechnersteuerbusses SSB verwaltet werden. Die Selektierung erfolgt über den Adressdecoder DEC 1. Voraussetzung zur Kopplung von Slaverechner SR und Masterrechner MR ist zunächst die Festlegung des Adressbereiches, unter dem der Masterrechner MR den Slave-RAM RAMS erreichen soll. Dazu werden im programmierbaren Adressdecoder DEC 2 die Wertigkeiten dor Adressleitungen A,<r-Ai6 definiert, die zu einer Auswahl des Slavespeichers führen sollen. Weiterhin müssen in der Anforderungserkennungslogik AEK zwei Peripherieadressen programmiert werden, die eine Verbindungsanforderung bzw. -abbruch auslösen sollen.

Zur Verbindungsanforderung wird die zu diesem Zweck bestimmte Verbindungsanforderungsadresse vom Masterrechner MR ausgesendet. In der Anforderungserkennungslogik AEK wird diese erkannt und ein Signal zur Busanforderung BUSRQ an den Slavemikroprozessor MPS abgeleitet. Wird das Busanforderungssignal BUSRQ aktiviert, schaltet sich der Slavemikroprozessor MPS vom Bussystem ab und bestätigt dies mit Aktivierung des Busbestätigungssignal BUSAK. Dieses Signal wird genutzt um den Torschalter S1 zur Zusammenschaltung der Bussysteme von Masterrechner MR und Slaverechner SR zu betätigen und um gleichzeitig über den open-collector Treiber TR ein Signal zur Abschaltung eines bestimmten Speicherbereiches im Masterrechner MR über das Speichersperrsignal MEMDI zu erzeugen. Die Richtungssteuerung der Daten im Tor T1 erfolgt mit dem Schreibsignal WR des Masterrechners MR, das auf das Richtungssteuerungssignal DIR des Tores T1 geführt ist. Über das TorT1 wird außerdem das Speicheranforderungssignal MREQ des Masterrechners MR dem programmierbaren Adressdecoder DEC 2 als Freigabesignal CS zugeführt. Erfolgt jetzt ein Zugriff auf einen Speicherbereich innerhalb der im Adressdecoder DEC 2 definierten Adressen, so wird der Speicher des Slaverechners SR durch Aktivierung des Auswahlsignals CCS selektiert. Die Richtungssteuerung des Slavespeichers wird vom Schreibsignal WR des Masterrechners MR, das über das Tor T1 dem Slavesteuerbus SSB zugeführt wird und mit dem äquivalenten Signal des Slaverechners SR wired-or verknüpft ist, übernommen.

Soll die bestehende Kopplung getrennt werden, wird vom Masterrechner MR die Verbindungsabbruchadresse gesendet. Bei Erkennung der Adresse in der Anforderungserkennungslogik AEK wird das Signal zur Busanforderung BUSRQ inaktiviert. Daraufhin inaktiviert der Slavemikroprozessor MPS das Busbestätigungssignal BUSAK. Damit wird das TorT1 geschlossen und die Abschaltung des Masterrechnerspeichers aufgehoben. Das Speicheranforderungssignal MREQ des Masterrechners MR kann nicht mehr als Freigabosignal 1 CS für des Adressdecoder 2 DEC2 fungieren, es wird durch ihn keine Selektierung des Slavespeichers mehr vorgenommen.

Soll der Masterrechner MR mit mehreren Slaverechnem SR gleichzeitig in Verbindung stehen, so müssen den Adressleitungen Αισ-Α|β in den entsprechenden programmierbaren Adressdecodern DEC2 unterschiedliche Wertigkeiten zugewiesen werden. Durch Aktivierung des des Peripheriesperrsignals lODI kann aufgrund der Verbindung mit dem Enablesignal CE der Anforderungserkennungslogik AEK die Erkennung der Verbindungsanforderung verhindert werden, was für die anderweitige Verwendung dieser speziellen Adresse notwendig ist.

Claims (1)

1. Schaltungsanordnung zur Rechnerkopplung unter Verwendung eines Mikrorechners als Masterrechner, dessen Bussystem über ein Tor mit dem Bussystem einer Mikrorechnerminimalkonfiguration als Slaverechner verbunden wird, und einer Anforderungserkennungslogik, die bei einer Kopplungsanforderung die entsprechenden Signale zur Zusammenschaltung der Bussysteme bereitstellt, gekennzeichnet dadurch, daß die Adressleitungen A10-A15 des Masterrechneradressbusses (MAB) auf einen programmierbaren Adressdekoder (DEC2) geschaltet sind, dessen Ausgang wired-or mit mit dem Ausgang des Adressdekoders (DEC 1) der Mikrorechnerminimalkonfiguration (MMK) verknüpft ist und diese Verknüpfung mit dem Auswahlsignal (CSS) des Slave-RAM's (RAMS) verbunden ist, daß das Speicheranforderungssignal (MREQ) des Masterrechners (MR) über ein Tor (T 1) an das Freigabesignal (CS) des programmierbaren Adressdecoders (DEC2) geschaltet ist, daß das Peripheriesperrsignal (lODI) des Masterrechners (MR) auf das Enablesignal (CE) der Anforderungserkennungslogik (AEK) geschaltet ist und das Busbestätigungssignal (BUSAK) des Slavemikroprozessor (MPS) über einen open-collector Treiber (TR) an das Speichersperrsignal (MEMDI) des Masterrechnero (MR) angeschlossen ist.

   Hierzu 1 Seite Zeichnung

   Anwendungsgebiet der Erfindung

   Die Erfindung betrifft eine Anordnung zur Verkopplung eines Masterrechners mit einem oder mehreren Slaverechnern, die vorrangig in der Automatisierungstechnik zur Prozeßdatenerfassung und -ausgabe Anwendung findet.

   Charakteristik der bekannton technischen Lösungen

   Nach DD 214011 ist bekannt; den Speicher autonom arbeitender Slavemikrorechner von einem Masterrechner zur Übergabe und Übernahme von Daten zu nutzen. Dabei wird das Bussystem des Masterrechners über ein Tor um das Bussystem des Slaverechners verlängert. Der Slaverechner besitzt ein Logik, die eine vom Masterrechner ausgesendete Kopplungsanforderung erkennt und daraus die Signale zur Abschaltung der Slave-Zentraleinheit sowie zur Betätigung des Torschalters zur Zusammenschaltung der Bussysteme ableitet. Der Masterrechner beinhaltet zusätzlich eine Logik, die bei Erkennung der Kopplungsanforderung ein Signal zur Abschaltung eines bestimmten Speicherbereiches des Master erzeugt, in den der Slavespoicher eingeordnet wird.

   Nachteilig dabei ist, daß der Masterrechner eine zusätzliche Logik zur Erkennung der Kopplungsanforderung beinhalten muß und der Adressbereich des Slaverechners derselbe wie der des Masterrechners sein muß und deshalb der Masterrechner mit nur einem Slaverechner nicht gesperrt werden, wenn die zur Kopplungsanforderung vom Masterrechner ausgesendete Peripherieadresse anderweitig benutzt werden soll.

   Ziel der Erfindung

   Die Erfindung dient dem Ziel, den notwendigen Schaltungstechnischen Aufwand zur Rechnerkopplung insbesondere zur teilweisen Abschaltung von Speicherbereichen des Masterrechners zu reduzieren.

   Darlegung des Wesens der Erfindung

   Der Erfindung liegt die Aufgabe zugrunde eine Schaltungsanordnung zu schaffen, bei der der Masterrechner keine zusätzliche Logik zur Erkennung der Kopplungsanforderung und Abschaltung eines bestimmten Speicherbereiches zur Einordnung des Slavespeichers benötigt. Die Funktion der Anforderungserkennungslogik soll durch den Masterrechner gesperrt werden können; eine gleichzeitige Kopplung des Masterrechners mit mehereren Slaverechnern soll möglich sein. Erfindungsgemäß wird dies dadurch gelöst, daß die Adressleitungen At₀-A₁₆ des Masterrechneradressbusses auf einen programmierbaren Adressdecoder geschaltet werden, dessen Ausgang wired-or mit dem Ausgang des Adressdecoders der Mikrorechnerminimalkonfiguration verKnüpft ist und diese Verknüpfung mit dem Auswahlsignal des Slave-RAM's verbunden ist. Dac Speicheranforderungssignal des Masterrechners wird über ein Tor an das Freigabesignal des programmierbaren Adressdecoders geschaltet. Das Peripheriesperrsignal des Masterrechners is<: auf das Enablasignal der Anforderungserkennungslogik geschaltet und das Busbestätigungssignal des: Slavemikroprozessors über einen open-collector Treiber an das Speichersperrsignal des Masterrechners angeschlossen.

   Wird vom Masterrechner die Verbindungsaufnahmeadresse ausgesendet, wird diese von der Anforderungserkennungslogik erkannt und ein Busanforderungssignal für den Slavemikroprozessor erzeugt. Daraufhin schaltet sich der Slavemikroprozessor vom Bussystem ab und bestätigt dies mit Aktivierung des Busoestätigungssignals. Dieses Signal wird genutzt, um den Torschalter zur Zusammenschaltung der Bussysteme zu betätigen und um über einen open-collector Treiber ein Signal zur