DD268545B3 - Schaltungsanordnung fuer mikrorechnergesteuerte pruefgeraetesysteme zum empfang, zur speicherung und zur auswertung serieller impulsfolgen, insbesondere in der pcm-nachrichtentechnik - Google Patents

Description

f (Text)_max = |xf (Ts)

bestimmt ist

Hierzu 3 Seiten Zeichnungen

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung für mikrorechnergesteuerte Prüfgerätesysteme zum Empfang, zur Speicherung und zur Auswertung serieller Impulsfolgen, insbesondere in der PCM-Nachrichtentechnik.

Charakteristik der bekannten Lösungen

Um Schaltungen, Geräte oder Systeme, z.B. in der PCM-Nachrichtentechnik, zu testen, müssen auch seriell^ Impulsfolgen analysiert und ausgewertet werden. In der Literatur ist eine Vielzahl von Verfahren und Schaltungsanordnungen bekann;, die sich meist auf nur einen Parameter beschränken müssen, da sonst für eine komplexe Aussage der Schaltungsaufwand zu hoch wird bzw. nicht alle Messungen mit einmal durchgeführt werden können.

Es werden auch bereits Mikrorechner zur Steuerung der Messung eingesetzt. So wurden die seriellen Impulsfolgen über ein serielles Ein-Ausgabe-Tor oder über ein paralleles Ein-Ausgabe-Tor mit Parallel-Seriell-Wandler empfangen und im Speicher abgelegt (vgl. DD-WP 224133, G 06 F 13/06; DD 213536, G 06 F 13/00). Dabei ist der Mikrorechner ständig mit dem Empfang beschäftigt und kann während dieser Zeit keine weiteren erforderlichen Arbeiten ausführen oder nur mit einer sehr geringen Frequenz des externen Taktes arbeiten. Dabei darf die Frequenz des externen Taktes nur ein Bruchteil der Frequenz des Systemtaktes des Mikrorechners betragen. Die Frequenz des externen Taktes läßt sich durch den direkten Speicherzugriff zwar erhöhen, doch bei direkter.: Speicherzugriff wird die Arbeit der zentralen Verarbeitungseinheit unterbrochen, so daß keine weiteren Funktionen ausgeführt werden können.

Weiterhin ist eine Schaltungsanordnung (vgl. 211194, G 06 F 11/00) bekannt, bei der mit einer programmierbaren Koinzidenzeinrichtung der SIO zum Vergleich der Bits e>n Fangbetrieb nach definierten Synchronwörtern gestartet wird. Bei positivem Vergleich erfolgt in Abhängigkeit von der bekannten Länge des Synchronblockes die Programmierung der SIO auf erneuten Fangbetrieb oder die Auswertung im Mikrorechner.

Der Mikrorechner ist im großen Umfang mit der Steuerung belastet, so daß er nur einen Kanal bearbeiten kann. Somit wäre für jeden Kanal eine gleiche Einrichtung erforderlich. Zur zusätzlichen Auswertung der Ergebnisse der einzelnen Kanäle ist ein übergeordneter Rechner notwendig.

Um die seriellen Impulsfolgen von verschiedenen Meßstellen zu empfangen, zu speichern und auszuwerten, ist ein Logikanalysator (vgl. rfe 34 (1985] H. 10 S.626-629; H. 11 S.719-722) eingesetzt worden. Die gespeicherten Daten können dann über Bildschirm oder Drucker ausgegeben werden. Das Problem beim Verwenden des Logikanalysator besteht in der Auswertung, z. B. um den richtigen Synchronisationspunki zu finden. Beim Zusammenschluß mit einem mikrorechnergesteuerten Prüfsystem ist der gesamte Schaltungsaufwand sehr groß.

Weiterhin ist zum schnellen Datenaustausch zwischen einem zentralen Rechner und einer Vielzahl peripheren Einrichtungen, die keine Anforderungssignale abgeben (vgl. DE-OS 3218856, G 06 F 13/06), bekannt, der zentralen Verarbeitungseinheit und dem Systemspeicher einen DMA-Schaltkreis zuzuord.un, der über eine Datenleitung einen gestarteten Vorrschner ohne Zeitverlust innerhalb eines Systemtaktes programmiert. Durch eine zusätzliche externe Logik aus je 2 Zähle :i, Decodern und Logikbausteinen erfolgen die Zuordnung und der Kanalwechsel der peripheren Einrichtungen auch bezüglich des Speichers. Nachteilig ist, daß die zentrale Verarbeitungseinheit wie beim DMA-Betrieb üblich angehalten wird, d.h., andere Handlungen während der Daten-Übernahme bzw. -Übergabe sind nicht möglich. Einschränkend ist, daß immer nur zu einer Zeit ein Kanal angeschaltet sein kann.

Ziel der Erfindung

Ziel der Erfindung ist es, mehrere voneinander unabhängige serielle Impulsfolgen, z.B. PCM-Signale, bei minimaler BelasUir g der Mikrorechnersteuerung und bei geringem Raum- und Bauelementeaufwand auszuwerten und somit eine optimale Anpassung an das zu prüfende Objekt zu realisie: en.

Wesen der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine Empfangsschaltung für serielle Impulsfolgen zu schaffe,!, die Baugruppe eines Prüfgerätesystems mit Mikrorechnersteuerung ist, wobei die Taktfrequenz der empfangenen seriellen Impulsfolgen auch im Bereich der Systemtaktfrequenz liegen kann. Diese Empfangsschaltung soll durch die Mikrorechnersteuerung programmiert, gestartet und gestoppt werden können, wobei die Auswertung ohne zusätzlichen Schaltungsaufwand zu realisieren ist. Um mehrere Empfangsschaltungen, die jeweils nur eine geringe Anzahl von Steuerleitungen aufweisen sollen, an die gemeinsame Mikrorechnersteuerung anschließen zu können, müssen die Empfangsschaltungen nach dem Start selbständig voneinander arbeiten können., so daß die Mikrorechnersteuerung zwischenzeitlich andere Messungen, Tests und Programmschritte durchführen kann.

Erfindungsgemäß sind in einer Empfangsschaltung der Steuerbus über einen abschaltbaren Steuerbustreiber als Steuerbus an eine Empfangssteuerung und einen Emp'angsspeiche;, der Datenbus über einen abschaltbaren Datenbustreiber als paralleler Datenbus an die Ernpfangsstouerung, den Empfangsspeicher und den Seriell-Parallel-Wandler und weiterhin der Adreßbus übsr einen abschaltbaren Adreßbustreiber als Adreßbus an die Empfangssteuerung unu den Empfangsspeicher angeschlossen. Die Empfangssteuerung ist übar eine Leitung für das Empfangsanforderungssignal mit dem Ein-Ausgabe-Tor, über eine Leitung für das Datenanforderungssigntil und Fertigmeldungssignal mit dem Seriell-Parallel-Wandler und weiterhin über Leitungen für ein Busanforderungssignal und ein Rückmeldungssignal mit den abschaltbaren Bustreibern verbunden. Weitere Empfangsschaltungen mit zugehörigen abschaltbaren Bustreibern und mehrfachen Leitungen für das Empfangsanforderungssignai und das Freigabesignal sind parallel an die Mikrorechnersteuerung für mehrere serielle Impulsfolgen anschließbar

Die verarbeitbare maximale externe Frequenz ist durch die Formel

f (Text)_m._x = γ χ f (Ts)

bestimmt.

Die erfindungsgemäße Schaltung besteht aus den Baugruppen Empfangsschaltung und Mikrorechnerschaltung. In der Empfangsschaltung sind die seriellen Impulsfolgen an den Pegelwandler angeschlossen, der die ankommenden seriellen Impulse in TTL-Signale umwandelt, dem über die Leitungen für die seriellen Daten und den externen Takt der an den Datenbus angeschlossene Seriell-Parallel-Wandler nachgeschaltet ist. Die über die Leitungen für das Datenanforderungssignal und das Fertigmeldungssignal zur Übernahme des Datenwortes nachfolgende Empfangssteuerung ist einmal über die Leitungen für das Busanforderungssignal und das Rückmeldungssignal auf die Busanforderung mit dem Steuer-, Daten- und Adreßbustreiber und zum anderen mit diesen und dem Empfangsspeicher über den Steuer-, parallelen Daten- und Adreßbus verbunden. In der Mikrorechnersteuerung sind am Systemtakt des Systemtaktgenerators die zentrale Verarbeitungseinheit, das EinAusgabe-Tor, der Systemspeicher und weiterhin die Empfangssteuerung angeschlossen. Die Leitungen für den Adreß-, Daten- und Steuerbus sind von der zentralen Verarbeitungseinheit zum Systemspeicher, Ein Ausgabe-Tor und zu den abschaltbaren Steuer-, Daten- und Adreßbustreibern geführt. Vom Ein-Ausgabe-Tor geht jeweils eine Leitung für das Empfangsanforderungssignal zur Empfangssteuerung und eine für das Freigabesignal zum Seriell-Parallel-Wandler. An eine Mikrorechnersteuerung lassen sich entsprechend der Anzahl der Kanäle serielle Impulsfolgen mehrere Empfangsschaltungen anschließen, die parallel über den Steuer-, Daten- und Adreßbus sowie die Leitung für den Systemtakt angeschlossen sind. Weiterhin sind die Empfangsscnaltungen jeweils über eine Leitung für das Empfangsanforderungssignal und das Freigabesignal mit der Mikrorechnersteuerung verbunden.

Das Wesen der Erfindung besteht darin, daß die Empfangsschaltung in zwei verschiedenen Getriebszuständen arbeitet. In der einen Betriebsart sind die Adreß-, Steuer- und Datenbustreiber nicht gesperrt - somit arbeitet die Empfangsschaltung als Bestandteil der Mikrorechnersteuerung. In dieser Betriebsart wird die Initialisierung der Empfangssieuerung mit dem dort enthaltenden DMA-Schaltkreis vorgenommen. Der Empfangsspeicher ist vollständig Bestandteil des Systemspeichers und reiht sich adreßmäßig ein. Es kann der Empfangsspeicher wie der Systemspeicher gelesen oder beschrieben werden. Die Adresse, die der Empfangsspeicher im Mikrorechnersystem besitzt, bleibt auch für den autonomen Betriebszustand, d. h. der zweiten Betriebsart, erhalten. Dieser tritt ein, wenn über das Ein-Ausgabe-Tor eine Anforderung an die Empfangssteuerung erfolgt. Daraufhin sendet er eine Anforderung, um den Systembus zu übernehmen. Im Gegensatz zu den sonst üblichen Anwendungen des DMA-Schaltkreises in der Empfangssteuerung wird die zentrale Verarbeitungseinheit beim Start des DMA-Betriebes nicht

-3- 263 545

abgeschaltet. Hier wird diese Anforderung genutzt, die Adreß-, Daten- und Steuerbustreiber zu sperren. Bei erfolgter Sperrung wird ein Vollzugssignal für den DMA-Schaltkreis in der Empfangssteuerung gebildet, so daß dieser seine Steuertätigkeit aufnehmen kann. Wenn die Freigabe für den Seriell-Parallel-Wandler erfolgt ist, befindet sich die Empfangsschaltung im autonomen Betriebszustand. Dieser kann nur ordnungsgemäß unterbrochen werden, wenn das Anforderungssignal an die Empfangssteuerung zurückgesetzt wird und wenn aus dem Pegelwandler so viele Takte kommen, um das letzte Datinwort erforderlicher Breite herzustellen und dieses zu speichern. Nach dem Speichern wird die Sperrung der Bustreibe'· wieder aufgehoben. Erst dann kann durch die zentrale Verarbeitungseinheit der Zugriff auf den Empfangsspeicher erfolgen und die Daten, die entweder zyklisch oder einmalig eingeschrieben wurden (entsprechend der Programmierung des DMA-Schaltkreises), mittels spezieller Auswerteprogramme, die für sämtliche Empfängerschaltungen gültig sind, bewertet werden. Zusätzliche Bewertungsschaltungen sind nicht notwendig, da durch das Systemprogramm des Mikrorechners die Auswertung und Analyse vorgenommen werden

Die geringe Anzahl erforderlicher Lei ungen zur Steuerung der Empfangsschaltungen gewährleistet den parallelen Anschluß weiterer Empfangsschaltungen an dkt Mikrorechnersteuerung. Für alle weiteren anschaltbaren Empfangsschaitungen können die gleichen einmalig vorhandenen Soft- und Hardware-Komponenten des Mikrorechnersystems genutzt werden. Die verarbeitbare maximale externe Frequenz des Mikrorechnersystems ist dabei vom Verhältnis der Speicherbreite zur Taktanzahl des verwendeten DMA-Schaltkreises für einen Transfer bezüglich des Systemtaktes der Mikrorechnersteuerung bestimmt und kann entsprechend verändert werden.

Ausführungsbeispiel

Anhand eines Ausführungsbeispieles wird achfolgend die erfindungsgemäße Lösung erläutert. Die Figuren zeigen

Fig. 1: Blockschaltbild der Empfangsschaltung ES und der Mikrorechnersteuerung MS Fig. 2: Irnpulsdiagramm des Empfang !.Vorganges

Fig. 3: Blockschaltbild zur Anschaltung mehrerer Empfangsschaltungen ES 1 ... η an eine Mikrorechnersteuerung MS.

Die Erfindung ist Bestandteil eines Prüfgerätesystems mit Mikrorechnersteuerung zur Prüfung an Systemen bzw. Teilsystemen der PCM-Nachrichtentechnik. Für die Darlegung der Erfindung wurden nur die Baugruppen der Mikrorechnersteuerung MS aufgeführt, die für die Funktion der erfindungsgemäßen Lösung notwendig sind.

Die zur Inbetriebnahme der Empfängerschaltung ES benötigten Baugruppen sind alle in der Mikrorechnersteuerung MS enthalten (vgl. Fig. 1). Der Sysiemtaktgenerator STG bestimmt das Zeitverhalten des gesamten Systems, der sowohl die zentrale Verarbeitungseinheit ZVE, das Ein-Ausgabe-Toi EAT als auch den Steuerschaltkreis der Empfangssteuerung EST, ein DMA-Schaltkreis mit bekannten Eigenschaften, taktet. Die Betriebsprogramme, die zur Programmierung, Steuerung und Auswertung des Empfangsspeichers ESP dienen, sind im Systemspeicher SS enthalten. Dieser ist entsprechend dem Bedarf aus Festwort- und Schreib-Lese-Speichern zusammengesetzt. Die zentrale Verarbeitungseinheit ZVE ist über den 8 Bit breiten parallelen Datenbus DB, den 16 Bit breiten Adreßbus AB und den 4 Steuersignale (Speicher-, Tor-, Schreib- und Lesesteuerung) enthaltenden Steuerbus SB mit der Empfangsschaltung ES direkt verbunden. Indirekt, d. h. über das Ein-Ausgabe-Tor EAT, ist die Empfangsschaltung ES einmal über die Leitung für das Freigabesignal F mit dem Seriell-Parallel-Wandler SPW und zum anderen mit der Leitung für das Empfangsanforderungssignal EAF mit der Empfangssteuerung EST verbunden, damit der DMA-Schaltkreis seine Steuerfunktion für den autonomen Betrieb aufnehmen kann. Das Bussystem, gebildet durch den Steuerbus SB, Datenbus DB und Adreßbus AB in der Mikrorechnersteuerung MS wird über die entsprechend zugeordneten abschaltbaren Steuerbustreiber BTS, Datenbustreiber BTD und Adreßbustreiber BTA in der Empfangsschaltung ES als Steuerbus SB', paralleler Datenbus DB' und Adreßbus AB' fortgesetzt. Dabei wirken im nichtgesperrten Zustand die Empfangssteuerung EST und der Empfangsspeicher ESP wie ein Bestandteil der Mikrorechnersteuerung MS. Der Seriell-Parallel-Wandler SPW, der keinen bidirektionalen Betrieb ausführen kann, legt die Daten nur bei Anforderung auf den parallelen Datenbus DB'; Von der Empfangssteuerung EST sind über die Leitung für das Busanforderungssignal BAF die abschaltbaren Bustreiber BTS; BTD und BTA sperrbar. Die Quittung erfolgt über die Leitung für das Rückmeldungssignal BRM. Damit wird die Sperrung der abschaltbaren Bustreiber bestätigt. Über die Leitung für das Datenanforderungssignal lORD wird von der Empfangssteuerung EST ein Signal an den Seriell-Parallel-Wandler SPW gegeben, Daten auf den parallelen Datenbus DB' zu geben. Über die weitere parallel angeordnete Leitung für das Fertigmeldungssignal RDY zur Übernahme des Datenwortes erfolgt die Rückmeldung, daß die Daten gültig sind. Aus den ankommenden seriellen Impulsfolgen SIP, z. B. dem ankommenden PCM-Signalstrom, generiert der Pegelwandler PW den seriellen Datenstrom DS und d ~n enthaltenen Takt Text. Diese beiden Signale werden dem Seriell-Parallel-Wandler SPW zugeführt.

Vor dem Start des autonomen Betriebes der Empfangsschaltung ES ist es erforderlich, die Empfangssteuerung EST zu initialisieren und für den gewünschten Empfangsmodus zu programmieren. So werden die zu empfangende Menge der Daten und die Stariadresse, die im Bereich des Empfangsspeichers ESP liegt, benötigt. Es muß eingegeben werden, ob der Empfang zyklisch oder einmalig verlaufen soll.

Es besteht die Möglichkeit, den Empfangsspeicher ESP zu initialisieren, d. h. mit einem regelmäßigen Muster zu beschreiben, da sich der Empfangsspeicher ESF bei freigegebenen Bustreibern vollständig in das Speichersystem der Mikrorechnersteuerung MS einfügt. Die Adresse, die der Empfangsspeicher ESP im Speichersystem besitzt, bleibt auch im autonomen Betriebszustand erhalten. Der Start für den autonomen Betrieb der Empfangsschaltung ES erfolgt über die Leitung für das Empfangsanforderungssignal EAF vom Ein-Ausgabe-Tor EAT an die Empfangssteuerung EST. Dieses Empfangsanforderungssignal EAF bleibt während des gesamten Empfangsvorganges erhalten. Bei Abschaltung würde sonst sofort nach Erhalt des nächsten Datenwortes vom Seriell-Parallel-Wandler SPW der Empfangszustand wieder verlassen werden. Beim Erhalt des Empfangsanforderungssignals EAF sendet ein DMA-Schaltkreis normalerweise eine Busanforderung an die zentrale Verarbeitungseinheit ZVE. Dieses Empfangsanforderungssignal EAF wird aber in der Empfangsschaltung ES auf die abschaltbaren Bustreiber BTS, BTD und BTA gelegt, welche daraufhin in den gesperrton (hochohmigen) Zustand übergehen. Über die Leitung für das Rückmeldungssignal BRM erfolgt die Quittung an die Empfangssteuerung EST, daß alle abschaltbaren

Bustreiber BTS, BTD und BTA gesperrt sind. Mit Empfang dieser Qittung geht die Empfangssteuerung EST in den aktiven Zustand über, d. h., sie legt die erste Speicheradresse an den Adreßbus AB' der Empfangsschaltung ES, der Empfangsspeicher ESP wird zum Einschroioen aktiviert, der Datenpuffer des Seriell-Parallel-VVandlers SPW wird mittels des Datenanforderungssignals lORD der Empfangssteuerung EST zur Freigabe des Datenwortes angesprochen, und dio Empfangssteuerung EST wartet auf das Ft rtigmeldungssignal RDY zur Übernahme des Datenwortes vom Seriell-Parallel· Wandler SPW. Bei Freigabe des Seriell-Parallel-Wandlers SPW vor dem Datenanforderiingssignal lORD an die Empfangssteuerung EST werden die seriellen Daten DS nicht gespeichert. Erst ab vollständiger Betriebsfähigkeit ist dieses möglich. Der zeitliche Verlauf ist im Impulsdiagramm (vgl. Fig. 2) dargestellt. Die Impulse, die über die Leituno für die seriellen Daten DS den Seriell-Parallel-Wandler SPW erreichen, werden mit steigender Flanke des externen Taktes Text in das Schieberegister bekannter Bauart eingeschrieben.

Nachdem das Schieberegister mit den nötigen serieller. Daten DS vollständig gefüllt ist, im Ausführungsbeispiel 8 Bit, wird das Datenwort mit der nächsten fallenden Flanke des externen Taktes Text in den Empfangsspeicher ESP übernommen. Nach 3Takten des externen Taktes Text wird das Fertigmeldungssignal RDYzur Übernahme des Datenwortes aktiviert. Jetzt kann das Datenwort vom Puffer problemlos vom Empfangsspeicher ESP übernommen werden. Das Fertigmeldungssignal RDY zur Übernahme des Datenwortes wird mit dem Abschalten des Einschreibesignals MRWR für den Empfangsspeiche) ESP zurückgesetzt. Das Datenforderungssignal lORD der Empfangssteuerung EST und das Einschreibsigna! MRWR für den Empfangsspeicher ESP werden entsprechend dem zeitlichen Ablauf des DMA-Schaltkreises der Empfangssteuerung EST geschaltet. Mit der Abschaltung des Datenanforderungssignals lORD der Empfangssteuerung EST beginnt der Zyklus von neuem mit Anlegen der nächsten Adresse. Die Synchronisation der beiden Taktsysteme - Systemtakt TS des Mikrorechnersystems MS und externer Takt Text-wird durch die Bildung des Fertigmeldungssignals RDY zur Übernahme des Datenwortes hergestellt. Die Taktanzahl des verwendeten DMA-Schaltkreises für einen Transfer wird mit t angegeben. Da die Anzahl de Verarbeitbaren Bits pro Datenwort von der Speicherbreite b abhängt, ergibt sich die maximale externe Frequenz wie folgt:

f (Text)_m,_x = γ x f (Ts).

Die Speichertiefe (Anzahl der Datenworte) wurde so gewählt, daß mindestens die Informationen eines Überrahmens des PCM-Datenstromes abgespeichert werden können.

Um den Empfang der seriellen Impulsfolgen SIP zu beenden, ist es sinnvoll, zuerst das Empfangsanforderungssignal EAF abzuschalten, um das letzte Datenwort noch vollständig zu speichern, und dann erst das Freigabesignal F zu sperren. Im umgekehrten Fall bleibt die Empfangssteuerung EST auf Datenempfangsboreitschaft, obwohl das Empfangsanforderungssignal EAF schon zurückgesetzt worden ist, da auf die letzte Einspeicherung gewartet wird. Erst danach werden die abschaltbaren Bustreiber BTS, BTD und BTA wieder freigegeben, und es kann die Auswertung der empfangenen Datenwörter erfolgen. Durch bit- und Byteweises Verschieben der Datenworte im Empfangsspeicher ESP wird die Synchronität mit dem vorgegebenen Muster verglichen, falls dieses Muster im Empfangsspeicher ESP vorhanden ist. Jetzt können auch Datenwörter ausgewertet werden, die nur durch bestimmte Prüfungsabläufe asynchron eingeschrieben worden sind, da sich diese an vorher definierter Stelle im Überrahmen befinden müßten. Durch die programmmäßige Lösung des Synchronisationsproblems entfällt eine aufwendige Schaltungskonzeption, um die Synchronwerte zu erkennen und dann synchron abzuspeichern. Aufgrund der autonomen Arbeitsweise und der gelingen notwendigen Steuersignale - Empfangsanforderungssignal EAF und Freigabesignal F- ist es möglich, mehrere dieser Empfangsschaltungen ES 1 ... η an eine Mikrorechnersteuerung MS anzuschließen (vgl. Fig.3). Dabei sind mehrere dieser Empfangsschaltungen ES 1 ... η mittels der abschaltbaren Bustreiber BTS, BTD und BTA an den gemeinsamen Bus, bestehend aus dem Steuerbus SB, dem Datenbus DB und dem Adreßbus AB sowie dem Systemtakt TS, und ferner über die zugeordneten Leitungen für das Empfangsanforderungssignal EAF1 ... η und das Freigabesignal F1 ... η angeschlossen.

In Betracht gezogene Druckschriften: DD-PS 213536, G 06 F 13/00 DD-PS 223842, G 06 F 3/00

Claims (2)

1. Schaltungsanordnung für mikrorechnergesteuerte Prüfgerätesysteme zum Empfang, zur Speicherung und zur Auswertung serieller Impulsfolgen, insbesondere in der PCM-Nachrichtent.echnik, bei densn in dem Mikrorechnerteil das Ein-Ausgabe-Tor mit dem Systemtaktgenerator und dem Systemspeicher verbunden ist und die mit dem Systemtaktgenerator verbundene zentrale Verarbeitungseinheit mit ihrem Steuer-, Daten- und Adreßbuß jeweils zum Ein-Ausgabe-Tor, zum Systemspeicher und zur Empfangsschaltung führt und daß die an den Systemtaktgenerator angeschaltete Empfangssteuerung über den System-, Daten- und Adreßbus mit dem Empfangsspeicher verbunden ist und weiterhin der Pegelwandler dem Seriell-Parallel-Wandler nachgeordnet ist, dadurch gekennzeichnet, daß statt des Signals BUSAK der zentralen Verbindungseinheit (ZVE) an die Empfangssteue'u. ig (EST) bei Einsatz eines DMA-Schaltkreises in der Empfangssteuerung (EST) diese durch das Empfangsanforderungssignal (EAF) über das Ein-Ausgabe-Tor (EAT) startbar ist und danach die Empfangsschaltung (ES) über abschaltbare Bustreiber (BIS, BTD, BTA), die über Leitungen für ein Busanforderungssignal (BAF) und ein Rückmeldungssignal (BRM) mit der Empfangssteuerung (EST) verbunden sind, zum autonomen Betrieb bei weiterer selbständiger Arbeit von der zentralen Verarbeitungseinheit (ZVE) trennbar ist und daß weitere Empfangsschaltungen (ES 1 . . . n) mit zugehörigen abschaltbaren Bustreibern (BTS 1 ... n; BTD1 ... n; BTA1 ... n)und mehrfachen Leitungen für das Empfangsanforderungssignal (EAF1 ... n) und das Freigabesignal (F1 ... n) parallel an die Mikrorechnersteuerung (MS) für mehrere serielle Impulsfolgen (SIP1 ... n) anschließbar sind.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die verarbeitbare maximale externe Frequenz durch die Formel