DD254076A1 - Schaltungsanordnung zur schnellen dateneingabe in einen speicher - Google Patents

Abstract

Die Erfindung betrifft eine einfache Schaltungsanordnung zur schnellen direkten Eingabe in den Speicher eines Mikrorechnersystems, ohne den Prozessor zu belasten. Bevorzugtes Anwendungsgebiet ist die Erfassung von Prozessdaten, besonders in Echtzeit-Mikrorechnersystemen. Die Eingabe der Daten in den Speicher erfolgt erfindungsgemaess in den Zyklen, in denen der Prozessor des Mikrorechnersystems nicht mit dem der Eingabe zugeordneten Speicher arbeitet. Fuer die Eingabesteuerung werden Bussignale des Rechnersystems ausgewertet.

Description

Hierzu 1 Seite Zeichnung

Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Schaltungsanordnung zur schnellen direkten Eingabe einer großen Anzahl binärer Daten ineinen Schreib-Lese-Speicher eines Mikrorechnersystems, ohne den Prozessor in seiner Arbeit zu behindern oder mit der Eingabe zu belasten.

Anwendungsgebiete der Erfindung sind Mikrorechnersysteme, die große Mengen peripherer Daten, insbesondere binäre Prozeßdaten verarbeiten.

Eine vorteilhafte Anwendung sind Echtzeitmikrorechnersysteme.

Charakteristik des bekannten Standes der Technik

Es ist bekannt, daß in Mikrorechnersystemen die Datenein- und Ausgabe in und aus dem Schreib-Lese-Speicher (RAM) unabhängig von Prozessor erfolgen kann. Die bekannten Verfahren und Schaltungsanordnungen, als Direktspeicherzugriff (Direct Memory Access [DMA]) bezeichnet, beruhen auf einem Wechsel der Zugriffsrechte des Prozessors und der Datenein- und Ausgabeeinrichtung zum RAM oder dem Zugriff der Ein-Ausgabeeinrichtung in den Zeitlücken der Befehlsbearbeitung durch . den Prozessor, in denen keine relevanten Informationen im Bussystem vorhanden sind.

(DD-WP 208423) Dabei wird mit Hilfe eines an sich bekannten DMA-Moduls und eines die Bussignale (BUSAK und lORQ des Mikrorechnersystems K1520/TGL 32 271/01 Ausgabe Juli 1980) auswertenden Ein-Ausgabe-Steuermoduls, der eine Adreßlogik, eine Read-Logik und eine STROBE-Logik enthält, über eine durch das Ein-Ausgabemodul betriebenes Port die Datenein- und Ausgabe ermöglicht.

Trotz der umfangreichen erforderlichen Steuerlogik (Adreßjogik, Read-Logik, STROBE-Logik) kann der Datenaustausch über nur ein Port erfolgen, wodurch die Ein- und Ausgabegeschwindigkeit stark begrenzt ist. Damit ist die schnelle Dateneingabe großer Datenmengen nicht möglich. Vorteile einer prozessorunabhängigen Dateneingabe, vor allem durch die zeitliche Entlastung des Prozessors, werden jedoch erst bei der Bewältigung großer Datenmengen wirksam.

Ziel der Erfindung

Ziel der Erfindung ist es, mit Hilfe einer einfachen Schaltungsanordnung die direkte, prozessorunabhängige und schnelle Eingabe großer Mengen binärer Daten in den RAM eines Mikrorechners zu ermöglichen.

Damit kann die Dateneingabe in den RAM beschleunigt und für Mikrorechnersysteme, insbesondere Echtzeitsysteme die Arbeit mit umfangreicher Prozeßperipherie qualitativ verbessert werden.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, mit Hilfe einer einfachen Schaltungsanordnung eine große Menge binärer parallel vorliegender Daten in den RAM eines Mikrorechners einzugeben, ohne den Prozessor in seiner Arbeit zu behindern. Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Bussignalspiele des Rechnersystems durch eine Schaltungsanordnung ausgewertet werden und die Dateneingabe in den Zyklen erfolgt, in denen der Prozessor nicht mit dem der Eingabe zugeordneten RAM arbeitet. Dabei wird ein Multiplexer (MUX) in die Eingabesteuerung einbezogen. Dieser MUX kann sowohl zentral als auch dezentral aufgebaut werden.

Eine Ausbildung der Erfindung sieht eine Anordnung zur Auswertung von Bussignalen des eingesetzten Mikrorechnersystems vor. Die Dateneingabe erfolgt während der Buszyklen, in denen die Auffrischung von dynamischen RAM's möglich ist. Eine Weiterbildung der Erfindung sieht die Verwendung der Adressen des REFRESH-Zyklus (REFRESH-Adressen) für die Steuerung des MUX zur Dateneingabe und für die Speicheradressierung vor. Eine andere Weiterbildung der Erfindung sieht einen während des REFRESH-Zyklus umlaufenden Zähler zur Speicheradressierung und MUX-Steuerung vor. Eine andere Ausbildung der Erfindung sieht die Nutzung eines gesonderten Taktes und eines Zählers für Adressierung und MUX-Steuerung vor. Die Dateneingabe wird dann durchgeführt, wenn das Signal zur Chip-Auswahl (CHIP-SELECT) an den der Eingabe zugeordneten RAM nicht aktiv ist.

Ausführungsbeispiel

Die Erfindung wird anhand des nachstehenden Ausführungsbeispiels näher beschrieben. Figur 1 zeigt das Blockschaltbild einer Schaltungsanordnung, welche die erfindungsgemäße direkte, prozessorunabhängige Dateneingabe ermöglicht. Zur Realisierung der erfindungsgemäßen Dateneingabe sind die binären Eingabedaten über ein Register RG an die Datenanschlüsse des Speichers RAM angeschlossen. Gleichzeitig sind diese Leitungen mit dem Datenbus DB des Mikrorechnersystems verbunden. Neben dem an sich bekannten Anschluß des Adreßbus AB des Mikrorechnersystems an den RAM sind die niederwertigen Adreßsignale ABL zum Multiplexer MUX geführt. Die Signale des Steuerbusses SB und die höherwertigen Adreßsignale ABH werden in einer Logik L verarbeitet, aus welcher die Signale für das prozessorgesteuerte Speicherlesen und -schreiben WE,/CS, sowie für die Bereitschaft des Speichers für die Eingabe der binären Informationen von den Datenleitungen Dl abgeleitet werden WE,/CS,/OE.

Bei einem prozessorgesteuerten Speicherzugriff enthält der Adreßbus AB die Adreßinformationen, wobei aus den höherwertigen Adreßleitungen ABH in Verbindung mit Signalen des Steuerbus die Signale /CS, WE entsprechend des eingesetzten Mikrorechnersystems gebildet werden. Über den Datenbus erfolgt der Austausch der zu lesenden oder zu schreibenden Informationen.

Das Anlegen der binären Informationen an die Datenleitungen Dl erfolgt über einen Multiplexer MUX, dessen Adressierung im Ausführungsbeispiel aus den niederwertigen Leitungen des Adreßbus ABL in Form von REFRESH-Adressen direkt abgeleitet werden. Die damit ausgewählten Informationen werden über die Datenleitung Dl an das Register RG angelegt und nachfolgend, gesteuert von der Logik L über die Signale WE, /CS und /OE in den RAM eingeschrieben, wenn keine prozessorgesteuerte Arbeit mit dem Datenbus DB erfolgt.

Claims (5)

1. Schaltungsanordnung zur schnellen Dateneingabe in einen Speicher eines Mikrorechnersystems, die unabhängig vom Prozessor und ohne dessen Belastung oder Behinderung erfolgt, dadurch gekennzeichnet, daß die Bussignale des Mikrorechnersystems durch eine Schaltungsanordnung ausgewertet werden und die Dateneingabe in den Zyklen erfolgt, in denen keine Arbeit des Prozessors mit dem der Eingabe zugeordneten Schreib-Lese-Speicher erfolgt.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß Steuersignale des Mikrorechnerbus ausgewertet werden und die Dateneingabe während der REFRESH-Zyklen erfolgt.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß zur Steuerung des dem Eingabespeicher vorgeschalteten MUX sowie zur Speicheradressierung ein gesonderter Takt und Zähler verwendet werden und die Eingabe während der Zeitabschnitte, in denen das Signal zur Chip-Auswahl des Speichers nicht aktiv ist, erfolgt.

4. Schaltungsanordnung nach Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die auf dem Adreßbus des Mikrorechnersystems während des REFRESH-Zyklus anliegenden Adressen zur Steuerung des dem Eingabespeicher vorgeschalteten MUX sowie zur Speicheradressierung verwendet werden.

5. Schaltungsanordnung nach Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein während des REFRESH-Zyklus umlaufender Zähler zur Steuerung des dem Eingabespeicher vorgeschalteten MUX sowie zur Speicheradressierung verwendet wird.