DD245086A1 - Verfahren zur montage von halbleiterbauelementen - Google Patents
Verfahren zur montage von halbleiterbauelementen Download PDFInfo
- Publication number
- DD245086A1 DD245086A1 DD28079585A DD28079585A DD245086A1 DD 245086 A1 DD245086 A1 DD 245086A1 DD 28079585 A DD28079585 A DD 28079585A DD 28079585 A DD28079585 A DD 28079585A DD 245086 A1 DD245086 A1 DD 245086A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- semiconductor devices
- wire bonding
- chip
- item
- devices according
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Wire Bonding (AREA)
Abstract
Verfahren zur Montage von Halbleiterbauelementen auf metallische Traegerbaender oder Streifen mit moeglichst minimalem Edelmetalleinsatz bei der Chip- und Drahtkontaktierung. Eine solche Aufgabenstellung wird durch die Erfindung geloest, dass das Traegergrundmaterial aus FeNi, FeNiCo, FeNiMn, FeNiCr, Neusilber und aehnlichen Materialien besteht, elektrisch poliert wird. Selektiv wird dann die fuer die Chipmontage zustaendige Flaeche galvanisch mit Edelmetall beschichtet. Die Chipmontage erfolgt mittels Kleber auf Epoxidharz- oder Polyimidbasis oder mittels edelmetallarmen Weichloten. Die Drahtkontaktierung erfolgt mittels ultraschallunterstuetzter Al-Drahtbondung.
Description
Die Erfindung ist anwendbar bei der Herstellung von Halbleiterbauelementen in der Mikroelektronik.
Bei der Herstellung von Halbleiterbauelementen werden nach den dazu bekannten Verfahren mehr oder weniger große Mengen von Edelmetallen eingesetzt. Der Hauptanteil dieses Edelmetalleinsatzes entfällt dabei auf die Realisierung der Chipmontage und auf die Kontaktierung mittels Drahtbrücken.
Bekannte Lösungen zur Chipmontage, bei der ein elektrischer Kontakt zwischen Chiprückseite und Trägern notwendig ist, beinhalten das eutektische Anlegieren unter Verwendung eines Goldfolienstückes, welches auf dem Träger für das Chip aufgebracht wird. Weiterhin wurde bereits vorgeschlagen, eine entsprechend starke Vergoldung des Trägers und/oder des Chips vorzunehmen. Eine andere bekannte Lösung beinhaltet die Chipmontage durch Kleben auf ganzflächig veredelte Träger. Bei den bekannten Verfahren erfolgt die DrahtkontaRtierung bei großflächig versilberten oder vergoldeten Trägern mittels Au-Draht-TS/TC-Bondung. Die Anwendung des bekannten ultraschallunterstützten Al-Drahtkontaktierens setzt zur Erreichung zuverlässiger Kontakte eine Au- oder Ag-freie, aber Al-drahtbondfähige Oberfläche voraus. Bekannte Verfahren zur Herstellung Al-drahtbondfähiger Oberflächen sind unter anderem das elektrolytische Polieren des Grundmaterials aus FeNiCo oder FeNi. Alle bekannten Lösungen bedingen jedoch immer noch einen zu hohen Edelmetalleinsatz.
Ziel der Erfindung ist es, ein Verfahren für die Montage von Halbleiterbauelementen zu entwickeln, mit dem ein möglichst minimaler Edelmetalleinsatz bei der Chip- und Drahtkontaktierung gewährleistet wird.
Daraus leitet sich die zu lösende technische Aufgabenstellung so ab, ein Verfahren zu entwickeln, mit dem Trägergrundmaterial so vorbehandelt wird, daß darauf Halbleiterchips ohne größeren Edelmetalleinsatz aufgebracht werden können. Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß das Trägergrundmaterial, welches aus FeNi, FeNiCo, FeNiMn, FeNiCr, Neusilber oder ähnlichen Materialien besteht, in einem entsprechenden Polierbad elektrolytisch poliert wird. Anschließend wird selektiv mindestens die für die Chipmontage benötigte Fläche mit Au oder mit Legierungen dieses Metalls in einer Dicke kleiner 0,2 μτη oder mit Ag, Pd, Rh, Ni und Legierungen dieser Metalle kleiner 10μ.ηη galvanisch beschichtet. Die übrigen Flächen werden mittels entsprechender Masken abgedeckt. Der Vorgang des elektrolytischen Polierens und der Beschichtung des Trägermaterials kann hintereinander kontinuierlich in Bandform oder diskontinuierlich am Trägerstreifen erfolgen. Das elektrolytische Polieren kann aber auch selektiv so erfolgen, daß nur die für die Al-Drahtkontaktierung vorgesehenen Flächenelemente poliert werden. Die anschließende Chiprnontage erfolgt mittels Kleber auf Epoxidharz- oder Polyimidbasis oder mittels edelmetallarmen Weichloten. Vor allem beim Einsatz unedler Materialien, wie zum Beispiel Nickel oder Weichloten ist die Chipmontage unter Schutzgsatmosphäre kontaktverbessernd. Die Drahtkontaktierung erfolgt mittels ultraschallunterstützter Al-Drahtbohrung. Die Weiterverarbeitung geschieht nach bekannten Verfahren und Technologien. Damit wird ein geringer Edelmetalleinsatz gewährleistet. Durch Anwendung des Chipklebens und der ultraschallunterstützten Al-Drahtkontaktierung ist eine hohe Produktivität bei geringen Kosten erzielbar.
-2- 245 088
Ausführungsbeispiel
Die Erfindung soll nachfolgend an zwei Ausführungsbeispielen näher erläutert werden. Beim ersten Ausführungsbeispie! wird ein ebenes Trägerband aus FeNiCo zur Herstellung von Transistoren im TO 92-Gehäuse kontinuierlich elektrolytisch poliert und anschließend nur das für die Chipmontage vorgesehene Flächenelement mit einer 100nm dicken Ag-Schicht galvanisch beschichtet. Nach Zerteilung des Bandes in Trägerstreifen erfolgt die Chipmontage mittels Ag-gefüllten Epoxidharzkleber. Die Drahtkontaktierung erfolgt mittels ultraschallunterstützter Al-Drahtkontaktierung. Die Weiterverarbeitung geschieht nach bekannten Lösungen.
In einem weiteren Anwendungsfall wird ein ebenes Trägerband aus FeNiCo zur Herstellung von Transistoren im TO 92-Gehäuse. im Reel-to-Reel-Verfahren kontinuierlich elektrolytisch poliert. Dabei werden nur die für die Chip- und Drahtkontaktierung relevanten Flächenelemente selektiv poliert. Anschließend wird unter entsprechender Abschirmung der Drahtbondflächen auf dem für die Chipmontage vorgesehenen Flächenelementen eine Nickelschicht von 3,5μιτι Dicke galvanisch abgeschieden. Die Chipkontaktierung erfolgt mittels eines niedrigschmelzenden Pb-Ag-Lotes unter Formiergasatmosphäre. Bei der Drahtkontaktierung kommt ebenfalls die ultraschallunterstützte Al-Drahtbondung zur Anwendung.
Claims (5)
- Erfindungsanspruch:1. Verfahren zur Montage von Halbleiterbauelementen auf Trägermaterial aus FeNi, FeNiCo, FeNiMn, FeNiCr, Neusilberund ähnlichen Materialien, dadurch gekennzeichnet, daß dieses Trägermaterial elektrolytisch poliert und anschließend selektiv mindestens die für die Chipkontaktierung benötigte Fläche mit Au oder dessen Legierungen in einer Dicke kleiner 0,2μπλ oder mit Ag, Pd, RM, Nickel und deren Legierungen in einer Dicke kleiner 10 μ.ιη galvanisch beschichtet wird, wobei mindestens die für die Drahtkontaktierung vorgesehenen Flächen markiert werden und die anschließende Chipmontage mittels Kleber auf Epoxidharz- oder Polyamidbasis oder mittels edelmetallarmen Weichlot erfolgt und die Drahtkontaktierung mittels ultraschallunterstützten Al-Drahtbondens realisiert wird.
- 2. Verfahren zur Montage von Halbleiterbauelementen nach Punkt 1, dadurch gekennzeichnet, daß die Trägerbearbeitung in Band- oder Streifenform erfolgt.
- 3. Verfahren zur Montage von Halbleiterbauelementen nach Punkt 1 und 2, dadurch gekennzeichnet, daß das elektrolytische Polieren selektiv so erfolgt, daß mindestens die für die Drahtkontaktierung vorgesehenen Flächenelemente poliert werden.
- 4. Verfahren zur Montage von Halbleiterbauelementen nach Punkt 1 und 2, dadurch gekennzeichnet, daß die anschlißende Chipmontage mittels Kleber erfolgt, der mit Metallpartikeln gefüllt ist.
- 5. Verfahren zur Montage von Halbleiterbauelementen nach Punkt 1 und 2, dadurch gekennzeichnet, daß die Chipmontage unter Schutzgasatmosphäre erfolgt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28079585A DD245086A1 (de) | 1985-09-19 | 1985-09-19 | Verfahren zur montage von halbleiterbauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD28079585A DD245086A1 (de) | 1985-09-19 | 1985-09-19 | Verfahren zur montage von halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DD245086A1 true DD245086A1 (de) | 1987-04-22 |
Family
ID=5571409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD28079585A DD245086A1 (de) | 1985-09-19 | 1985-09-19 | Verfahren zur montage von halbleiterbauelementen |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD245086A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3725269A1 (de) * | 1987-07-30 | 1989-02-09 | Messerschmitt Boelkow Blohm | Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen |
-
1985
- 1985-09-19 DD DD28079585A patent/DD245086A1/de not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3725269A1 (de) * | 1987-07-30 | 1989-02-09 | Messerschmitt Boelkow Blohm | Verfahren zum einkapseln von mikroelektronischen halbleiter- und schichtschaltungen |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
EP0621633A2 (de) | Leiterrahmen für integrierte Schaltungen | |
EP0965103A1 (de) | Chipkartenmodul und diesen umfassende chipkarte | |
DE2807350C2 (de) | Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis | |
DE3428881A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
DE1128924B (de) | Verfahren zur Herstellung einer Halbleiteranordnung aus Silizium | |
DE69003333T2 (de) | Thermokompressionsverbindung für I.C.-Verpackung. | |
DE69722661T2 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE19532755C1 (de) | Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls | |
DE4431847C5 (de) | Substrat mit bondfähiger Beschichtung | |
DD245086A1 (de) | Verfahren zur montage von halbleiterbauelementen | |
DE2330161A1 (de) | Verbesserte schaltkreise und verfahren zu deren herstellung | |
DE102005007643A1 (de) | Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat | |
EP0523547A2 (de) | Chemisch vernickeltes DCB-Substrat und Verfahren, um es mit dünnen Drähten zu verbinden | |
DE10111710A1 (de) | Befestigungsverfahren für elektrische Bauteile | |
DE2650348A1 (de) | Elektrische schaltungsanordnung | |
DE2406086A1 (de) | Verfahren zur herstellung eines metallrahmens fuer eine halbleitervorrichtung | |
EP0278413A2 (de) | Verfahren zur Herstellung einer Verbindung zwischen einem Bonddraht und einer Kontaktfläche bei hybriden Dickschicht-Schaltkreisen | |
EP0020857B1 (de) | Verfahren und Vorrichtung zur Herstellung eines planaren Halbleiterbauelements | |
DE3343250C2 (de) | ||
EP1352419A2 (de) | Kontakthöckeraufbau zur herstellung eines vergindungsaufbaus zwischen substratanschlussflächen | |
DE102006033701A1 (de) | Herstellungsverfahren für ein elektronisches Bauelement und Bauelement in VQFN-Bauweise | |
DE69533866T2 (de) | Leiterrahmen und Leiterrahmenmaterial | |
DD247999A1 (de) | Verfahren zur herstellung von traegern zur montage von halbleiterbauelementen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENJ | Ceased due to non-payment of renewal fee |