DD243600A1 - Verfahren und anordnung zur anpassung von datenendeinrichtungen an digitale multiplexer - Google Patents

Abstract

Ziel und Aufgabe der Erfindung ist es, ein Verfahren und eine Anordnung zur Anpassung von Datenendeinrichtungen (DEE) an digitale Multiplexer mit Schnittstellen fuer codirectionale, plesiochron und/oder synchron multiplexierte Datenkanaele ohne Envelopen-Wiederholung, ohne empfangsseitige statistische Erkennung wiederholter Envelopen mit der Moeglichkeit phasensynchroner Bytetakt-Abgabe an die DEE an beiden Enden eines Datenkanales zu schaffen, bei dem keine Einschraenkungen hinsichtlich der Bitfolge des Datenstromes bestehen und der Aufwand fuer die Anordnung gegenueber dem bekannten Stand der Technik geringer sein soll. Zur Loesung dieser Aufgabe wird ein Verfahren und eine Anordnung angegeben. Das Verfahren arbeitet mit Mehrfachabtastung der Nutzdaten mit 48 kHz, Uebertragung von zwischen die Nutzdaten eingelagerten Steuersignalen fuer Schrittakt-, Bytetakt- und Fehlerkorrektur-Synchronisation, Bildung einer taktgebenden und taktschleifenden Anpassungseinrichtung sowie Phasenanpassung von Schritt- und Bytetakt in der taktgebenden Anpassungseinrichtung. Figur

Description

Anwendungsgebiet der Erfindung

Die Erfindung betrifft ein Verfahren und eine Anordnung zur Anpassung von Datenendeinrichtungen an digitale Multiplexer mit Schnittstellen für codirectionale, plesiochron und/oder synchron multiplexierte Datenkanäle mit einer Bitrate von 64kbit/s, vorzugsweise in niederkanaligen digitalen Richtfunkstrecken, mit Envelopenbildung, Mehrfachübertragung des Nutzsignales und Fehlerkorrektur.

Charakteristik der bekannten technischen Lösungen

Datenendeinrichtungen (DEE), die an digitale Übertragungswege angeschlossen werden sollen, müssen eine entsprechende Schnittstelle haben, die aus Anschlußpunkten für mindestens folgende Stromkreise abgehender und ankommender Signale besteht:

Abgehend: Sendedaten sowie in manchen Fällen Steuersignale für Hilfszwecke.

Ankommend: Empfangsdaten, gemeinsamer Schrittakt für Sende- und Empfangsdaten sowie in manchen Fällen Steuersignale für Hilfszwecke und gemeinsamer Bytetakt für Sende- und Empfangsdaten.

Die Daten-Bitrate an dieser Schnittstelle ist in der Regel 0,6; 1,2; 2,4; 4,8 oder 9,6 kbit/s und die Bitrate der Steuersignale stets Vs der Daten-Bitrate. Soll der Datenstrom in aufeinanderfolgende Gruppen zu je 8bit unterteilt werden, dann können die Grenzen dieser Gruppen durch den genannten Bytetakt markiert werden, dessen Frequenz entsprechend den Daten-Bitraten 0,075; 0,15; 0,3; 0,6 oder 1,2 kHz beträgt.

Bei digitalen Multiplexer^ zum Beispiel für 30 Kanäle mit je 64kbit/s, besteht ein Anschluß für einen dieser Kanäle aus Anschlußpunkten für einen Dateneingang, einen Datenausgang, einen Bittakt-Eingang und -Ausgang (64kHz) und einen Oktettakt-Eingang und-Ausgang (8kHz).

DerOktettakt gestattet die Unterteilung des Bitstromes 64kbit/s in aufeinanderfolgende 8bit-Gruppen und gibt deren Grenzen am Anfang und am Ende des Übertragungsweges an.

Bei synchroner Multiplexier.ung sind diese 8-bit-Gruppen identisch mit den Bitgruppen der Kanäle im Multiplexrahmen, bei plesiochroner Multiplexierung nicht.

Wegen des gemeinsamen Schrittaktes für Sende- und Empfangsdaten an der DEE-Schnittstelle müssen die Bittakte 64kHz (innerhalb ihrer Toleranzgrenzen) am Ein- und Ausgang des Kanales am Multiplexerfrequenzsynchron sein. Die Frequenz des an die DEE abzugebenden Schrittaktes ist dabei aus der dieses gemeinsamen Bittaktes 64kHz abzuleiten. Zwei DEE können über einen Kanal eines digitalen Multiplexsystems miteinander verbunden werden, wobei an beiden Enden eine Anpassung der Schnittstelle zwischen DEE und Multiplexer erforderlich ist.

Zur Anpassung von DEE an digitale Multiplexer mit den geschilderten Schnittstellen wird in bekannter Weise wie folgt verfahren: Sendeseitig werden die Nutzdaten von der DEEin eine Anpassungsanordnung übernommen, dieser Datenstrom in aufeinanderfolgende Gruppen zu beispielsweise je 6bit unterteilt, und diese in fortlaufend gebildete Envelopen mit beispielsweise (6 + 2) bit eingefügt. Die beiden restlichen Bits sind hierbei für Hilfszwecke vorgesehen. Jede Envelope wird mehrfach wiederholt und mit 64kbit/sauf den Multiplexer gegeben. Dabei richtet sich die Anzahl der Wiederholungen nach der Nutzdaten-Bitrate, zum Beispiel 5mal bei 9,6kbit/s.

Die Phase der so entstehenden Gruppen mit aufeinanderfolgenden Envelopen gleichen Inhalts wird dabei sendeseitig unabhängig, die Bittakt-Frequenz und -Phase sowie die Envelopentakt-Phase dagegen sende- und empfangsseitig vom Multiplexer bestimmt.

Empfangsseitig werden die vom Multiplexer mit 64kbit/s abgegebenen Envelopen aufgelöst und die Grenzen der Gruppen mit aufeinanderfolgenden Envelopen sendeseitig gleichen Inhalts ermittelt. Dies geschieht durch Nutz-Inhalts-Vergleich von Envelopen in ausgewählten zeitlichen Abständen und Auswertung desselben nach statistischen Prinzipien. Es folgt eine Fehlerkorrektur innerhalb jeder Gruppe von aufeinanderfolgenden Envelopen mit sendeseitig gleichem Inhalt durch Nutz-Inhalts-Vergleich aller oder eines Teiles der dazugehörigen Envelopen und Mehrheitsentscheid. Schließlich wird der sendeseitige Nutzdatenstrom durch Aneinanderreihen der Ergebnisse der Fehlerkorrektur zurückgewonnen und an die DEE abgegeben. In der Gegenrichtung wird in gleicher Weise verfahren.

Nachteilig ist bei diesem Verfahren der an beiden Enden eines Datenkanales erforderliche Aufwand für die Realisierung, d. h. für die dazugehörige Anordnung, für die sendeseitig mehrfach wiederholte Abgabe jeder Envelope an den Multiplexkanal, für die empfangsseitige Ermittlung der Grenzen der Gruppen mit aufeinanderfolgenden Envelopen sendeseitig gleichen Inhalts durch Nutzdaten-Inhalts-Vergleich von Envelopen und statistischer Auswertung und für die bitgruppenweise Fehlerkorrektur. Nachteilig ist weiterhin, daß dieses Verfahren mit der zu seiner Durchführung erforderlichen Anordnung nicht für DEE- · Schnittstellen mit Bytetakt-Anschluß verwendbar ist.

Ein weiterer Nachteil besteht darin, daß dieses Verfahren mit der zu seiner Durchführung erforderlichen Anordnung auch nicht für plesiochron multiplexierte Kanäle geeignet ist.

Schließlich ist es bei diesem Verfahren mit der dazugehörigen Anordnung nachteilig, daß wegen der Art und Weise der empfangsseitigen Ermittlung der Grenzen der Gruppen mit aufeinanderfolgenden Envelopen sendeseitig gleichen Inhalts Einschränkungen hinsichtlich der Bitfolge des Nutzdatenstromes bestehen.

Ziel der Erfindung

Ziel der Erfindung ist es, ein Verfahren zur Anpassung von Datenendeinrichtungen an digitale Multiplexer und eine Anordnung zur Durchführung desselben anzugeben, bei dem der Aufwand zur Durchführung gegenüber dem bei bekannten Anordnungen vermindert ist, das für DEE-Schnittstellen mit Bytetakt-Anschluß sowie für plesiochron multiplexierte Kanäle geeignet ist und bei dem keine Einschränkungen hinsichtlich der Bitfolge des Nutzdatenstromes bestehen.

Darlegung des Wesens der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung zur Anpassung von Datenendeinrichtungen an digitale Multiplexer mit Schnittstellen für codirectionale, plesiochron und/oder synchron multiplexierte Datenkanäle ohne Envelopen-Wiederholung, ohne empfangsseitige statistische Erkennung wiederholter Envelopen mit der Möglichkeit phasensynchroner Bytetakt-Abgabe an die DEE an beiden Enden eines Datenkanales zu schaffen.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß sendeseitig jedes Bit der von der DEE übernommenen Nutzdaten mit 48kHz mehrfach abgetastet wird und Envelopen mit (6 + 2) bit gebildet werden. Jede dieser Envelopen enthält 6 bit des Resultates der genannten Mehrfachabtastung, ein Bit für Steuersignale und ein weiteres Bit mit Informationen über die Schrittakt-und die Bytetakt-Phase der Nutzdaten.

Empfangsseitig werden die vom Multiplexer übernommenen Envelopen aufgelöst und die darin enthaltenen Informationen über die Schrittakt- und die Bytetakt-Phase zur Erkennung der Grenzen der Nutzdaten-Bits und Bytes ausgewertet. Eine Fehlerkorrektur durch Vergleich der Inhalte der zu einem Nutzdaten-Bit gehörenden, durch sendeseitige Mehrfachabtastung entstandenen, aufeinanderfolgenden Bits aus den aufgelösten Envelopen sowie durch Mehrheitsentscheid.findet anschließend statt. In entgegengesetzter Übertragungsrichtung wird in gleicherweise verfahren.

Die sendeseitige Bittakt-Frequenz und -Phase sowie die Envelopen-Takt-Phase am ersten Ende eines Datenkanales wird dabei wahlweise unabhängig oder vom empfangsseitigen Kanalanschluß am Multiplexer und am zweiten Ende dieses Datenkanales stets von letzterem bestimmt.

Weiterhin wird dabei die sende- und DEE-seitige Schrittakt- und Bytetakt-Phase am ersten Ende dieses Datenkanales unabhängig, am zweiten Ende desselben von den diesbezüglichen empfangsseitig bei der Envelopen-Auflösung wiedergewonnenen Informationen bestimmt.

Erfindungsgemäß ist weiterhin vorgesehen, daß bei plesiochroner Multiplexierung die sendeseitige Bittakt-Frequenz und -Phase sowie die Envelopen-Takt-Phase am ersten Ende eines Datenkanales unabhängig bestimmt wird.

In diesem Falle ist es zur Vervollkommnung des erfindungsgemäßen Verfahrens vorgesehen, daß am ersten Ende eines Datenkanales die empfangsseitige Bittakt- und Envelopen-Takt-Phase am Kanalausgang des Multiplexers mit den entsprechenden sendeseitigen Phasen synchronisiert wird.

Zur weiteren Vervollkommnung des erfindungsgemäßen Verfahrens ist vorgesehen, daß am ersten Ende eines Datenkanales die empfangsseitig zurückgewonnene Schrittakt- und Bytetakt-Phase mit den entsprechenden sende- und zugleich DEE-seitigen Phasen synchronisiert wird.

Außerdem ist es vorteilhaft, die Informationen über die Schrittakt- und Bytetakt-Phase zwischen den beiden Enden eines Datenkanales gegen Bitfehler geschützt zu übertragen.

Vorteilhaft ist weiterhin, die Frequenz 48 kHz durch Teilung einer höheren Frequenz f_A, beispielsweise 1 536 kHz, zu gewinnen und den dafür verwendeten Frequenzteiler periodisch durch sendeseitige Envelopen-Taktf lanken zurückzusetzen. Dadurch ist es möglich, die benötigte höhere Frequenz f_A aus einem lokalen, frei schwingenden Oszillator zu gewinnen; auch im Falle einer multiplexerseitigen Rückschleifung der Bittakt-Frequenz und -Phase sowie der Envelopen-Takt-Phase.

Schließlich ist es vorteilhaft, die an einem Ende eines Datenkanales benötigte Taktfrequenz 64 kHz und die höhere Frequenz f α für einen oder gemeinsam für mehrere Kanäle aus einer von einem frei schwingenden Oszillator erzeugten Grundfrequenz abzuleiten.

Eine zweckmäßige Anordnung zur Durchführung des erfindungsgemäßen Verfahrens zur Anpassung von Datenendeinrichtungen an digitale Multiplexer ist in den Patentansprüchen 8 bis 11 und im Ausführungsbeispiel ausführlich beschrieben.

Ausführungsbeispiel

Mit einem in der Zeichnung dargestellten Ausführungsbeispiel einer Anordnung zur Durchführung des vorstehend geschilderten Verfahrens soll die Erfindung näher erläutert werden.

Eine Anpassungsanordnung 1 verbindet eine Datenendeinrichtung (DEE) über eine DEE-Schnittstelle 2 mit einem Kanalanschluß eines digitalen Multiplexers über eine Kanal-Schnittstelle 3. Dabei erhält die Anpassungsanordnung 1 Takte 1 536 kHz, 64 kHz und 8 kHz von einem externen Taktgenerator 4 mit frei schwingendem, quarzgesteuertem Oszillator. Der Taktgenerator 4 kann bei Bedarf mehrere Anpassungsanordnungen 1 gleichzeitig versorgen. Die angeschlossene DEE kann mit den Bitraten 0,6; 1,2; 2,4; 4,8 oder 9,6kbit/s arbeiten. Am Kanalanschluß des Multiplexers wird stets eine Bitrate von 64kbit/s benutzt. Die Auffüllung der DEE- auf die Kanal-Bitrate geschieht in zwei Stufen: Erstens durch Mehrfachabtastung jedes Nutzdatenbits auf 48kbit/s und zweitens durch Einfügen von 2 bit mit Zusatz-Informationen zwischen je 6 durch Mehrfachabtastung gewonnene Bits von 48kbit/sauf 64kbit/s. An der Kanal-Schnittstelle werden Envelopen mit (6 + 2) bit übertragen, deren Grenzen durch Impulsflanken eines 8kHz-Taktes markiert sind.

An der Kanal-Schnittstelle 3 ist einem Datenausgang D1 ein 64 kHz-Taktausgang T1 für den Bittakt und ein 8 kHz-Taktausgang T2 für den Envelopen-Takt, einem Takteingang DT ein 64 kHz-Takteingang T T für den Bittakt und ein 8 kHz-Takteingang T2'für den Envelopen-Takt zugeordnet.

Die Eingangstakte sind dabei mit den Ausgangstakten stets frequenzsynchron, können aber beliebige Phasenabweichungen voneinander haben.

An der DEE-Schnittstelle 2 gibt die Anpassungsanordnung 1 einen Schrittakt S und einen Bytetakt B an die DEE ab, die beide sowohl den Sendedaten T, als auch den Empfangsdaten R zugeordnet sind. Diese Sende- und Empfangsdaten T, R werden im folgenden Text auch mit „Nutzdaten" bezeichnet. Darüber hinaus enthält die DEE-Schnittstelle 2 noch Anschlüsse für einen Hilfskanal mit Vs der Nutzdaten-Bitrate: den Eingang „Steuern" C und den Ausgang „Melden" I.

Die Bytetakt-Frequenz ist stets Vs der Schrittakt-Frequenz. Für jeden der 6 Stromkreise der DEE-Schnittstelle 2 ist in der Anpassungsanordnung 1 ein Leitungsverstärker 5 vorhanden. Die genannten Stromkreise durchlaufen in der Anpassungsanordnung weiterhin eine Schleifenschaltung 6, die der Bildung von örtlichen und von fernen Prüfschleifen am anrifimn Fnrifi des Datenkanalfis dif?nt.

Der Schrittakt S und der Bytetakt B werden von einer Taktzentrale 7 in einem Zentralteil Z durch Frequenzteilung aus 48kHz gewonnen und bereitgestellt, in der die Taktfrequenzen entsprechend der Nutzdaten-Bitrate umgeschaltet werden können. Auf der Sendeseite S_s durchlaufen die Sendedaten T eine Envelopenbildung 8, in welcher jedes Nutzdaten-Bit η-mal abgetastet wird:

Nutzdaten-Bitrate in kbit/s: 0,6 1,2 2,4 4,8 9,6 ·

η ' 80 40 20 10 5

Die Abtastfrequenz ist 48kHz. Der so entstehende Bitstrom mit 48 kbit/s wird in Gruppen von 6 aufeinanderfolgenden Bits unterteilt und zu jeder Gruppe werden zwei Bits für Hilfszwecke hinzugefügt. Die entstehenden Envelopen mit (6 + 2) bit werden aneinander gereiht und mit 64kbit/s auf den Datenausgang D1 gegeben. Das erste der beiden Bits für Hilfszwecke enthält eine Information über den Zustand am Eingang „Steuern" C, das zweite eine Information über die Schrittakt- und die Bytetakt-Phase an den Ausgängen „Schrittakt" S und „Bytetakt" B.

Diese letztgenannte Information wird am ersten Ende eines Datenkanales in der Taktzentrale 7 erzeugt und der Envelopenbildung 8 über einen ersten Umschalter S1 zugeführt. Am zweiten Ende eines Datenkanales wird diese Information von einer Envelopenauflösung 9 über den entsprechend eingestellten ersten Umschalter S1 der Envelopenbildung 8 zugeführt. Bei plesiochroner Multiplexierung sind am ersten Ende eines Datenkanales die Ausgänge des Taktgenerators 4 für die Takte 64kHzund 8kHz über einen zweiten Umschalter S2 mit entsprechenden Takteingängen der Envelopenbildung 8, der Envelopenauflösung 9, einer Envelopen-Phasenanpassung 10 und der Taktzentrale 7 verbunden. Am zweiten Ende eines solchen Datenkanales sind die genannten Takteingänge über den entsprechend eingestellten zweiten Umschalter S2 mit dem 64kHz-Takteingang T1' und dem 8kHz-Takteingang T2' der Kanal-Schnittstelle 3 verbunden.

Bei synchroner Multiplexierung bestehen an beiden Enden eines Datenkanales die letztgenannten Taktverbindungen. An entsprechenden Eingängen der Taktzentrale 7, der Envelopenbildung 8 und der Envelopenauflösung 9 liegt ein Takt 48 kHz an, der in einem Frequenzteiler 11 aus dem vom Taktgenerator 4 abgegebenen Takt mit der höheren Frequenz f_A = 1 536kHz abgeleitet wird. Der Frequenzteiler 11 wird mit dem Takt 8kHz an jeder Envelopengrenze zurückgesetzt. Auf der Empfangsseite E₃ ist der Dateneingang DT über die Envelopen-Phasenanpassung 10 mit der Envelopenauflösung 9 verbunden. In dieser werden die ankommenden Envelopen mit (6 + 2) bit in ihre Bestandteile zerlegt und die aneinandergereihten 6bit-Gruppen mit 48kbit/s an eine nachfolgende Nutzdatenbit-Phasenanpassung 12 abgegeben. Diese gibt den erhaltenen Datenstrom so an eine nachfolgende Fehlerkorrektur 13 ab, daß die Grenzen der durch sendeseitige Mehrfachabtastung entstandenen Gruppen von aufeinanderfolgenden Bits phasenmäßig mit den Intervall-Grenzen des Schrittaktes S übereinstimmen. Die Fehlerkorrektur 13 entnimmt aus jeder der Jetztgenannten Gruppen fünf Elemente, gewinnt daraus durch Mehrheitsentscheid ^3 aus 5 ein Nutzdatenbit zurück und gibt dieses an eine nachfolgende Byte-Phasenanpassung 14 weiter.

Diese verzögert ggf. die eingangsseitig erhaltenen aufeinanderfolgenden Nutzdatenbits derart, daß am Anschluß „Empfahgsdaten" R, der über die Schleifenschaltung 6 und dem Leitungsverstärker 5 mit dem Ausgang der Byte-Phasenanpassung 12 verbunden ist, die Byte-Grenzen der Nutzdaten den Intervallgrenzen des Bytetaktes B entsprechen. Die Nutzdatenbit-Phasenanpassung 12, die Fehlerkorrektur 13 und die Byte-Phasenanpassung 14 sind über einen Steuer-BUS 15 mit der Taktzentrale 7 verbunden, über den sie alle notwendigen Takte und Steuerinformationen erhalten. Die Nutzdatenbit-Phasenanpassung 12 und die Byte-Phasenanpassung 14 erhalten aus Schieberegistern aufgebaute einstell bare Verzögerungsglieder, deren Einstelldaten aus der Zeitdifferenz zwischen der empfangsseitig zurückgewonnenen Information über die Schrittakt- bzw. Bytetakt-Phase und der folgenden Intervall-Grenze des Schrittaktes S bzw. des Bytetaktes B gewonnen werden.

Die Envelopenauflösung 9 gewinnt außer den genannten 6bit-Gruppen diesendeseitig eingebrachte Information über den Zustand am Eingang „Steuern" C zurück und gibt diese aufbereitet als Dauerzeichen während eines Bytes über die Schleifenschaltung 6 und den Leitungsverstärker 5 an den Anschluß „Melden" I ab.

Weiterhin gewinnt die Envelopenauflösung 9 die ebenfalls sendeseitig am anderen Ende des Datenkanales eingebrachte Information über die Schrittakt- und Bytetakt-Phase an den dort befindlichen Ausgängen „Schrittakt" S und „Bytetakt" B zurück und gibt sie an die Taktzentrale 7 urfd den Schalter S1 ab.

Die letztgenannte Information wird unabhängig von der Nutzdaten-Bitrate periodisch im Abstand von 40ms zweimal nacheinander mit 0,125ms Abstand übertragen und in der Taktzentrale 7 nur ausgewertet, wenn beide Informationen und diese im richtigen Abstand ankommen.

Eine Variante der Anpassungsanordnung 1 siehtvor, die Envelopen-Phasenanpassung lOdurch eineerste Brücke 16zu ersetzen, wenn die Takte 64kHz und 8 kHz über den Schalter S2 von der Empfangsseite E₅ auf die Sendeseite S₃ zurückgeschleift werden. Eine weitere Variante der Anpassungsanordnung 1 siehtvor, die Nutzdaten-Phasenanpassunng 12 durch eine zweite Brücke 17 und die Byte-Phasenanpassung durch eine dritte Brücke 18 zu ersetzen, wenn die Information über die Schrittakt- und die Bytetakt-Phase über den Schalter S1 von der Empfangsseite E₅ auf die Sendeseite S₈ zurückgeschleift wird.

Claims (11)

1. Patentansprüche:

   1. Verfahren zur Anpassung von Datenendeinrichtungen (DEE) an digitale Multiplexer mit Schnittstellen für codirectionale, plesiochron und/oder synchron multiplexierte Datenkanäle mit einer Bitrate von 64kbit/s, vorzugsweise in niederkanaligen digitalen Richtfunkstrecken, mit Envelopenbildung, Mehrfachübertragung der Nutzdaten und Fehlerkorrektur, gekennzeichnet dadurch, daß sendeseitig jedes Bit der von der DEE übernommenen Nutzdaten mit 48 kHz mehrfach abgetastet wird, Envelopen mit (6 + 2) bit gebildet und mit 64kbit/s an den Multiplexer abgegeben werden, wobei jede Envelope 6 bit des Resultates der genannten Mehrfachabtastung, ein Bit für Steuersignale und ein weiteres Bit mit Informationen über die Schrittakt- und die Bytetakt-Phase der Nutzdaten enthält, daß empfangsseitig die vom Multiplexer übernommenen Envelopen aufgelöst, die darin enthaltenen Informationen über die Schrittakt- und die Bytetakt-Phase zur Erkennung der Grenzen der Nutzdaten-Bits und -Bytes ausgewertet werden, eine Fehlerkorrektur durch Vergleich der Inhalte der zu einem Nutzdaten-Bit gehörenden, durch sendeseitige Mehrfachabtastung entstandenen, aufeinanderfolgenden Bits aus den aufgelösten Envelopen sowie durch Mehrheitsentscheid stattfindet, daß in der entgegengesetzten Übertragungsrichtung in gleicherweise verfahren wird, und daß die sendeseitige Bittakt-Frequenz und -Phase sowie die Envelopen-Takt-Phase am ersten Ende eines Datenkanales wahlweise unabhängig oder vom empfangsseitigen Kanalanschluß am Multiplexer und am zweiten Ende dieses Datenkanales stets von letzterem bestimmt und die sende- und DEE-seitige Schrittakt- und Bytetakt-Phase am ersten Ende dieses Datenkanals unabhängig, am zweiten Ende desselben von den diesbezüglichen empfangsseitig bei der Envelopen-Auflösung wiedergewonnenen Informationen bestimmt wird.
2. 2. Verfahren nach Anspruch 1, gekennzeichnet dadurch, daß bei plesiochroner Multiplexierung die sendeseitige Bittakt-Frequenz und -Phase sowie die Envelopen-Takt-Phase am ersten Ende eines Datenkanales unabhängig bestimmt wird.
3. 3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet dadurch, daß am ersten Ende eines Datenkanales die empfangsseitige Bittakt- und Envelopen-Takt-Phase am Kanalausgang des Multiplexers mit den entsprechenden sendeseitigen Phasen synchronisiert wird, wenn die sendeseitige Bittakt-Frequenz und -Phase sowie die Envelopen-Takt-Phase unabhängig bestimmt wird.
4. 4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet dadurch, daß am ersten Ende eines Datenkanales die empfangsseitig zurückgewonnene Schrittakt- und Bytetakt-Phase mit den entsprechenden sende- und zugleich DEE-seitigen Phasen synchronisiert wird.
5. 5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet dadurch, daß die Informationen über die Schrittakt- und Bytetakt-Phase gegen Bitfehler geschützt übertragen werden.
6. 6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet dadurch, daß die Frequenz 48 kHz durch Teilung einer höheren Frequenz f_A, beispielsweise 1 536 kHz, gewonnen und der dafür verwendete Frequenzteiler periodisch durch Envelopen-Taktflanken zurückgesetzt wird.
7. 7. Verfahren nach Anspruch 6, gekennzeichnet dadurch, daß die an einem Ende eines Datenkanales benötigte Taktfrequenz 64kHz und die höhere Frequenz f_A für einen oder gemeinsam für mehrere Kanäle aus einer von einem frei schwingenden Oszillator erzeugten Grundfrequenz abgeleitet werden.
8. 8. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7, gekennzeichnet dadurch, daß eine Anpassungsanordnung (1) mit der Sendeseite (S_s), der Empfangsseite (E_s), einem Zentralteil (Z), einer DEE-Schnittstelle (2) und einer Kanal-Schnittstelle (3) sowie ein Taktgenerator (4) vorgesehen sind, wobei die Sendeseite (S₅) aus einer Hintereinanderschaltung eines Leitungsverstärkers (5), einer Schleifenschaltung (6) und einer Envelopenbildung (8) zwischen der DEE-Schnittstelle (2) mit den Eingängen „Sendedaten" (T) und „Steuern" (C) einerseits und der Kanal-Schnittstelle (3) mit einem 64kHz-Taktausgang (T1), einem Datenausgang (D1) und einem 8kHz-Taktausgang (T2) andererseits, die Empfangsseite (E_s) aus einer Hintereinanderschaltung einer Envelopen-Phasenanpassung (10), einer Envelopenauflösung (9), einer Nutzdatenbit-Phasenanpassung (12), einer Fehlerkorrektur (13), einer Byte-Phasenanpassung (14), der Schleifenschaltung (6) und des Leitungsverstärkers (5) zwischen der Kanal-Schnittstelle (3) mit einem 64kHz-Takteingang (TT), einen Dateneingang (DT) und einem 8kHz-Takteingang (T2') einerseits und der DEE-Schnittstelle (2) mit den Ausgängen „Empfangsdaten" (R) und „Melden" (I) andererseits, der Zentralteil (Z) aus einer Taktzentrale (7), einem Frequenzteiler (11), einem ersten und einem zweiten Umschalter (S 1, S 2) besteht, und wobei der Taktgenerator (4) über den Frequenzteiler (11) mit der Taktzentrale (7), der Envelopenbildung (8) und der Envelopenauflösung (9), der Taktgenerator (4) außerdem oder der 64kHz- und der 8kHz-Takteingang (TT, T2') über den zweiten Umschalter (S2) mit der Taktzentrale (7), der Envelopenbildung (8), der Envelopen-Phasenanpassung (10) und der Envelopenauflösung (9), letztere mit der Taktzentrale (7), die Envelopenauflösung (9) oder die Taktzentrale (7) über den ersten Umschalter (S 1) mit der Envelopenbildung (8), die Taktzentrale (7) ferner über einen Steuer-BUS (15) mit der Envelopenauflösung (9), der Nutzdatenbit-Phasenanpassung (12), der Fehlerkorrektur (13) und der Byte-Phasenanpassung (14), die Taktzentrale (7) außerdem über die Schleifenschaltung (6) und den Leitungsverstärker (5) mit den Ausgängen, „Schritttakt" (S) und „Bytetakt" (B) verbunden ist.
9. 9. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 8, gekennzeichnet dadurch, daß anstatt der Envelopen-Phasenanpassung (10) eine erste Brücke (16) vorhanden ist.
10. 10. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 9, gekennzeichnet dadurch, daß anstatt der Nutzdatenbit-Phasenanpassung (12) eine zweite Brücke (17) vorhanden ist.
11. 11. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 10, gekennzeichnet dadurch, daß anstatt der Byte-Phasenanpassung (14) eine dritte Brücke (18) vorhanden ist.

    Hierzu 1 Seite Zeichnung