DD231682A1

DD231682A1 - INPUT CIRCUIT FOR LOAD-COUPLED COMPONENTS

Info

Publication number: DD231682A1
Application number: DD27118584A
Authority: DD
Inventors: Burghard Korneffel
Original assignee: Werk Fernsehelektronik Veb
Priority date: 1984-12-20
Filing date: 1984-12-20
Publication date: 1986-01-02
Also published as: GB2169445B; FR2575317B1; DE3543665A1; GB2169445A; JPS61181162A; FR2575317A1; GB8531521D0

Abstract

Die Erfindung beinhaltet ein neuartiges Konzept einer Eingangsschaltung fuer ladungsgekoppelte Bauelemente (CCD). Solcherart Bauelemente finden vielfaeltige Anwendung in der Mikroelektronik und in der Optoelektronik, sowohl in Form einzelner Zeilen, als auch in zu flaechenfoermigen Anordnungen zusammengefassten Zeilen. Der Erfindung lag die Aufgabe zugrunde, eine Eingangsschaltung fuer ladungsgekoppelte Bauelemente zu konstruieren, die sowohl fuer elektrische Signaleingabe als auch fuer die Generierung von Referenzladungen genutzt werden kann, keine besondere Impulsspannung benoetigt und Referenzladungen mit grosser Genauigkeit erzeugt. Nach der Erfindung wird ein neuartiges Konzept der Ladungseingabe verwirklicht. In der erfindungsgemaessen Schaltung wird eine raeumliche Trennung der Gebiete, die zum "Auffuellen" einer Potentialmulde mit Ladung dienen, von Gebieten, die zum Abfliessen ueberschuessiger Ladung bestimmt sind, erreicht. Das Wesen der Erfindung wird erlaeutert unter der Annahme, dass das CCD-Schieberegister ein Zweiphasen-Register (bzw. Vierphasen-Register) ist, bei dem an einer Phase die Taktimpulsfolge liegt, waehrend die andere Phase auf Gleichspannungspegel gehalten wird.The invention includes a novel concept of an input circuit for charge-coupled devices (CCD). Such devices find a variety of applications in microelectronics and optoelectronics, both in the form of individual lines, as well as combined in flaechenfoermigen arrangements rows. The invention had the object of constructing an input circuit for charge-coupled devices, which can be used both for electrical signal input and for the generation of reference charges, no special pulse voltage required and generates reference charges with great accuracy. According to the invention, a novel concept of charge input is realized. In the circuit according to the invention, a spatial separation of the areas which serve to "fill up" a potential well with charge of areas which are intended for the discharge of excess charge is achieved. The essence of the invention is explained on the assumption that the CCD shift register is a two-phase register (or four-phase register) in which the clock pulse sequence is present at one phase, while the other phase is kept at DC voltage levels.

Description

Titel der ErfindungTitle of the invention

Eingangsschaltung für ladungsgekoppelte BauelementeInput circuit for charge coupled devices

Die Erfindung beinhaltet ein neuartiges Konzept einer Eingangsschaltung für ladungsgekoppelte Bauelemente (CCD). Solcherart Bauelemente finden vielfältige Anwendung in der Mikroelektronik und in der Optoelektronik, sowohl in Form einzelner Zeilen, als auch in zu flächenförmigen Anordnungen zusammengefaßten Zeilen.The invention includes a novel concept of a charge-coupled device (CCD) input circuit. Such devices find a variety of applications in microelectronics and optoelectronics, both in the form of individual lines, as well as in combined into sheet-like arrangements rows.

'Charakteristik der bekannten technischen lösungen'Characteristic of the known technical solutions

Bei ladungsgekoppelten Bauelementen (CCD) sind zwei Arten von Eingabeschaltungen bekannt. Zum einen die sogenannten elektrischen Signaleingänge und zum anderen Referenzladungsgeneratoren. Ein typischer Vertreter der ersten Gruppe ist die Eingangsschaltung nach der "fill and spill "-Methode. Dabei grenzt an die erste Elektrode eines CCD-Schieberegisters ein Diodengebiet an. An diese erste Elektrode wird eine Gleichspannung gelegt. Die zweite Elektrode ist die eigentliche Eingangselektrode. An sie^wird das elektrische Signal gelegt, zu dem proportionale Ladungspakete erzeugt werden sollen, die dann im nachfolgenden CCD-Register, die dritte, vierte und alle weiteren Elektroden sind bereits Registerelektroden,,im Shytmus der Taktfrequenz von Zelle zu Zelle verschoben werden. .. Zum Betrieb wird an das Eingangsdiodengebiet eine Impulsspannung gelegt, deren Frequenz gleich der TaktfrequenzIn charge coupled devices (CCD), two types of input circuits are known. On the one hand, the so-called electrical signal inputs and the other reference charge generators. A typical representative of the first group is the input circuit according to the "fill and spill" method. In this case, a diode region adjoins the first electrode of a CCD shift register. A DC voltage is applied to this first electrode. The second electrode is the actual input electrode. The electric signal is applied to them, to which proportional charge packets are to be generated, which are then shifted in the subsequent CCD register, the third, fourth and all other electrodes are already register electrodes, at the rate of the clock frequency from cell to cell. .. For operation, a pulse voltage is applied to the input diode region whose frequency is equal to the clock frequency

9Π9Π

ist und durch die das.. Diodengebiet von einem ausreichend hohen Sperrpegel für jeweils einen kurzen Zeitraum auf eine definierte kleinere Sperrspannung gebracht wird. Deshalb nur ein "kurzer Zeitraum", weil nach dem "Auffüllen" (fill) der Potentialmulde unter der zweiten Elektrode (der Eingangselektrode), das während der kleinen Sperrspannung geschieht, genügend Zeit zum "Zurückfließen" (spill) der überschüssigen Ladung aus der Potentialmulde unter der zweiten Elektrode über die Potentialbarriere unter der ersten Elektrode ins Eingangsdiodengebiet vorhanden sein muß, bevor die Ladung aus der Potentialmulde in die nachfolgende Registerzelle übernommen wird. Dieses "Zurückfließen" kann nur erfolgen, wenn das Eingangsdiodengebiet auf dem ausreichend hohen Sperrpegel liegt.and by which the diode region is brought from a sufficiently high blocking level for a short period of time to a defined smaller blocking voltage. Therefore, only a "short period of time", because after "filling" the potential well under the second electrode (the input electrode), which occurs during the small reverse voltage, there is enough time to "spill" the excess charge out of the potential well must be present under the second electrode via the potential barrier under the first electrode in the input diode region before the charge is taken from the potential well in the subsequent register cell. This "backflow" can only occur if the input diode region is at the sufficiently high reverse level.

Sin typischer Vertreter der zweiten Gruppe ist ein sogenannter Weißwertgenerator, wie er bei optischen CCD-Sensorzeilen angewandt wird (z.. 3. CCD 133 von Fair child und L 133 von VEB 'A⁷P). Der Weißwert generator wird mit demjenigen Impuls gesteuert, der den Transfer der optisch erzeugten Signalladungen aus den Sensoren ins CCD-Schieberegister auslöst. Dieser Impuls liegt an den Elektroden des Weißwertgenerators, während das wiederum an die erste Elektrode angrenzende Diodengebiet auf einem konstanten Gleichspannungspegel gehalten wird.,A typical representative of the second group is a so-called white value generator as used in CCD optical sensor lines (eg 3. CCD 133 from Fair child and L 133 from VEB 'A ⁷ P). The white value generator is controlled by the pulse which triggers the transfer of the optically generated signal charges from the sensors to the CCD shift register. This pulse is applied to the electrodes of the white value generator, while the diode region adjacent to the first electrode is kept at a constant DC level.

Üblicherweise ist ein CCD-Register nur mit einer Eingangsschaltung einer der beiden Gruppen versehen. In der DD-Pat ent anmel dung WP H 01 L/2 53669/1 wird eine komplexe Eingangsschaltung vorgeschlagen, mit der sowohl eine elektrische Signaleingabe als auch eine Generierung von Weiß-Signalen möglich ist. Damit wird eine gleichzeitige Verarbeitung von elektrischen und optischen Signalen ermöglicht.Usually, a CCD register is provided only with an input circuit of one of the two groups. A complex input circuit is proposed in German Pat. Appl. WP H 01 L / 2 53669/1 with which both an electrical signal input and a generation of white signals is possible. This enables simultaneous processing of electrical and optical signals.

Zur Punktion des elektrischen Signaleingangs wird dabei die oben erläuterte spezielle Impulsspannung am Eingangs-For the purpose of puncturing the electrical signal input, the above-explained special pulse voltage at the input

-Ji--Ji-

diodengebiet benötigt, während die Weißwertgenerierung über den erwännten Transferimpuls geschieht. .diode region while the white value generation is done via the mentioned transfer pulse. ,

Bei den bekannten Weißwertgeneratoren steht für das "Zurückfließen" von überschüssiger Ladung nur die Zeitdauer einer.faktflanke des Iransferimpulses zur Verfügung. Dadurch ist bei sehr steilen Impulsen die Größe der gene^- rierten Referenzladung nicht allzu präzise bestimmt.In the case of the known white value generators, only the duration of a.fold edge of the transfer pulse is available for the "backflow" of excess charge. As a result, the size of the gen - erated reference charge is not determined too precisely for very steep pulses.

Ziel der ErfindungObject of the invention

Ziel der Erfindung war, die dem Stand der Technik anhaftenden Mängel zu beseitigen.The aim of the invention was to eliminate the deficiencies inherent in the prior art.

Darlegung des Wesens der ErfindungExplanation of the essence of the invention

Der Erfinaung lag die Aufgabe zugrunde, eine Eingangsschaltung für ladungsgekoppelte Bauelemente zu konstruieren, die sowohl für elektrische Signaleingabe als auch für die Generierung von Referenzladungen genutzt werden kann, keine besondere Impuls spannung benötigt und Pieferenzladungen mit großer Genauigkeit erzeugt.The Erfinaung had the object of constructing an input circuit for charge coupled devices, which can be used for both electrical signal input and for the generation of reference charges, no special pulse voltage required and generates piezoelectric charges with great accuracy.

Zur Lösung dieser Aufgabe wird eine Eingangsschaltung konstruiert, die ein neuartiges Konzept der Ladungseingäbe verwirklicht. ?/eiterhin wird in dieser Schaltung eine räumliche Trennung der Gebiete, die zum "Auffüllen" einer Potentialmulde mit Ladung dienen, von Gebieten, die zum Abfließen überschüssiger Ladung bestimmt sind, erreicht .To solve this problem, an input circuit is constructed which realizes a novel concept of charge input. In this circuit, a spatial separation of the areas which serve to "fill in" a potential well with charge of areas intended for the discharge of excess charge is achieved.

Das V/es en der Erfindung wird erläutert unter der Annahme, daß das CCD-Schieberegister ein Zweiphasen-Regist er (bzw. Vierphasen-Register) ist, bei dem an einer Phase die Taktimpulsfolge liegt, während die andere Phase auf einem Gleichspannungspegel gehalten wird. Damit ist gleichzeitig der Betriebsmodus eines EinphasenregistersThe invention is explained on the assumption that the CCD shift register is a two-phase register (or four-phase register) in which the clock pulse sequence is at one phase while the other phase is kept at a DC voltage level , This is also the operating mode of a single-phase register

mit erfaßt. Sollen die erfindungsgemäßen Gedanken für ein Dreiphasenregister wie auch für ein Zweiphasen-Register (bzw. Vierphasen-Register), bei dem an beiden Phasen Taktimpulsfolgen liegen, verwendet werden, so ergeben sich für die Steuerspannungen der einzelnen Elektroden der Eingangsschaltung gewisse Pegelverschiebungen, die dem Fachmann nicht näher erläutert werden brauchen.with recorded. If the inventive concept for a three-phase register as well as for a two-phase register (or four-phase register), in which both phases clock pulse sequences are used, then the control voltages of the individual electrodes of the input circuit certain level shifts that the skilled person need not be explained in detail.

Erfindungsgemäß ist die Eingangsschaltung folgendermaßen konstruiert:According to the invention, the input circuit is constructed as follows:

um Anfang des CCD-Schieberegisters, nur durch eine Steuerelektrode mit dem darunterliegenden Steuergebiet von diesem getrennt, ist ein Signalgebiet angeordnet, welches vorzugsweise von einer Signalelektrode kontrolliert wird, in dem sich eine Potentialniulde ausbildet. Die !Tiefe dieser Mulde ist bei Vorhandensein einer Signalelektrode proportional zu der an ihr liegenden Spannung, Zwischen dem Signalgebiet und einem Diodengebiet ist ein Abflußgebiet, welches von einer Abflußelektrode kontrolliert sein kann, positioniert, das etwa die gleiche Breite wie das Signalgebiet hat (unter Breite wird das geometrische Maß senkrecht zur Transportrichtung des CCD-Registers verstanden). Senkrecht zur Transportrichtung des CCD-Registers grenzt das Signalgebiet an ein Zuflußgebiet, welches von einer Zuflußelektrode kontrolliert sein kann, an das sich wiederum ein Schöpfgebiet mit darüberliegender Schöpfelektrode anschließt. Dieses letztere wird durch ein Übertragungsgebiet mit darüberliegender Übertragungselektrode von einem Ddodengebiet getrennt, wobei dieses Diodengebiet vorzugsweise mit demjenigen, welches an das Abflußgebiet grenzt, elektrisch verbunden ist. Klassifiziert man die erwähnten Elektroden nach den bei Zweiphasen-CCD's üblichen 3egriffen, so zählen die Signal- und die Schöpfelektrode zu Speieherelektroden, d. h. unter ihnen bilden sich Potentialmulden heraus, in denen ladungen gespeichert werden können. Die Abfluß-, Zufluß-, Übertragungs- undat the beginning of the CCD shift register, separated from it by a control electrode with the underlying control region, a signal region is arranged, which is preferably controlled by a signal electrode in which a potential well forms. The depth of this trough, in the presence of a signal electrode, is proportional to the voltage across it. Between the signal region and a diode region is a drain region, which may be controlled by a drain electrode positioned about the same width as the signal region (below width the geometric dimension perpendicular to the transport direction of the CCD register is understood). Perpendicular to the transport direction of the CCD register, the signal area adjoins an inflow area, which may be controlled by an inflow electrode, which in turn is followed by a scoop area with overflowing scoop electrode. This latter is separated from a doped area by a transfer area with overlying transfer electrode, this diode area preferably being electrically connected to that which is adjacent to the discharge area. Classifying the mentioned electrodes according to the usual in two-phase CCD's 3griffen, so count the signal and the scoop electrode to Speieherelektroden, d. H. below them potential wells emerge, in which charges can be stored. The effluent, inflow, transmission and

Steuerelektrode sind danach 'Transferelektroden, d. Ü. unter ihnen bilden sich gegenüber den Speichergebieten Potentialbarrieren aus, die Signalladungen passieren diese Bereiche nur während des Transfers von einem Speichergebiet zum anderen bzw. beim Transfer zwischen Diodengebieten und Speichergebieten. Me an die Steuerelektrode, angrenzende erste CCD-Registerelektrode ist eine Speicherelektrode, an der die Täktimpulsfolge liegt.Control electrodes are thereafter 'transfer electrodes, d. Ü. Under these, potential barriers form opposite the storage areas, the signal charges pass through these areas only during the transfer from one storage area to another or during the transfer between diode areas and storage areas. Me to the control electrode, adjacent first CCD register electrode is a storage electrode on which lies the Tktktulsfolge.

Die elektrische Signaleingabe wird erfindungsgemäß folgendermaßen realisiert:The electrical signal input is realized according to the invention as follows:

Die übertragungs-, Schöpf- und Steuerelektrode werden mit der für das CCD-Register benötigten Taktimpulsfolge gespeist. Falls das Zuflußgebiet von einer Elektrode kontrolliert wird, so wird diese Zuflußelektrode mit einer Gleichspannung versorgt, vorzugsweise wird sie dazu mit der zweiten Phase des CCD-Hegisters, welches auf einem Gleichspannungspegel liegt, verbunden. Die beiden Diodengebiete, welche vorzugsweise miteinander verbunden sind, werden mit einer Gleichspannung ausreichender Größe, wozu weiter unten nähere 3rläuterungen erfolgen, in Sperrichtung gepolt. Ao. die Signalelektrode wird normalerweise das elektrische Eingangssignal gelegt. Falls das Abflußgebiet von einer Elektrode kontrolliert wird, so wird diese Abflußelektrode auf einem Gleichspannungspegel gehalten, wofür vorzugsweise die die zweite Phase des CCD-Registers steuernde Gleichspannung genommen wird. Ein Betrieb ist jedoch auch mit vertauschten Zuführungen für diese beiden Elektroden möglich, d. h. das Eingangssignal wird an die Abflußelektrode gelegt, während die Signalelektrode mit der erwähnten Gleichspannung gespeist wird.The transfer, scoop and control electrodes are fed with the clock pulse sequence required for the CCD register. If the inflow area is controlled by an electrode, this inflow electrode is supplied with a DC voltage, preferably it is connected to the second phase of the CCD Hegisters, which is at a DC voltage level. The two diode regions, which are preferably connected to one another, are poled in reverse direction with a DC voltage of sufficient magnitude, for which further details are given below. Ao. the signal electrode is normally placed the electrical input signal. If the drainage region is controlled by an electrode, this drainage electrode is maintained at a DC voltage level, for which purpose preferably the DC voltage controlling the second phase of the CCD register is taken. However, operation is also possible with reversed feeds for these two electrodes, i. H. the input signal is applied to the drain electrode while the signal electrode is fed with the mentioned DC voltage.

Die Sperrspannung am an die Übertragungselektrode angrenzenden Diodengebiet wird so groß gewählt, daß beim High-Pegel der Taktimpulsfolge die Potentialbarriere unter der übertragungselektrode so weit abgesenkt wird, daßThe reverse voltage at the diode adjacent to the transfer diode region is chosen so large that at the high level of the clock pulse sequence, the potential barrier is lowered below the transfer electrode so far that

Ladungen (bezüglich Substrat sind es Minoritätsträger) aus dem Biodengebiet ungehindert in die Potentialmulde unter der Schöpfelektrode fließen können. Das Potentialniveau in Diodengebiet muß jedoch auf alle Fälle tiefer sein, als der Extremwert des Potentials: im völlig an Liinoritätsträgern verarmten Zuflußgebiet, so daß während des High-Pegels die aus dem Diodengebiet stammenden Ladungsträger nur in die Mulde unter der "Schöpfelektrode fließen können. - .Charges (with respect to the substrate, minority carriers) from the diode region can flow unimpeded into the potential well below the scoop electrode. However, the potential level in the diode region must in any case be lower than the extreme value of the potential: in the inflow area completely depleted of liinority carriers, so that during high level the charge carriers originating from the diode region can only flow into the well below the "scoop electrode. ,

Beim folgenden Low-Pegel der Taktimpulsfolge wird das Potential unter Übertragungs- und Schöpfelektrode angehoben, und zwar so weit, daß die Potentialmulde unter der Schöpfelektrode selbst bei völliger "Verarmung dieses Gebietes an Minoritätsladungsträgern immer noch flacher ist gegenüber dem !Tiefpunkt des Potentials im Zufluß gebiet. Sämtliche Minoritätsiadungsträger fließen somit während . des Low-Pegels aus der Potentialmulde, unter der Schöpfelektrode über das Zuflußgebiet in die Potentialmulde unter der Signal elektrode. Unter der ebenfalls auf Lo w-Pegel liegenden Steuerelektrode ist eine Potentialbarriere vorhanden, so daß ein Ladungstransfer ins nachfolgende CCD-Register unterbunden ist. Die Potentialbarriere des Abflußgebietes ist wesentlich kleiner als diejenige des Steuergebietes. Sämtliche überschüssigen Ladungsträger aus dem Signalgebiet fließen über die Barriere des Abflußgebietes in das angrenzende Diodengebiet ab, bis das Potential im Signalgebiet den Barrierenwert im Abflußgebiet erreicht. Proportional zur Größe des an die Signalelektrode angelegten elektrischen Signals verbleibt im Signalgebiet ein Ladungspaket, welches beim nachfolgenden High-Pegel der !Taktimpulsfolge ins CCD-Register hineinfließt. Denn mit der Taktspannung" werden die Steuerelektrode und die erste CCD-Register-Speicherelektrode versorgt. Dadurch wird die Potentialbarriere unter der Steuerelektrode abgebaut, und die Ladungsträger können vom Signalgebiet (unter der Signalelektrode) ungehindertAt the next low level of the clock pulse sequence, the potential is raised below the transfer and scoop electrodes, to such an extent that the potential well below the scoop electrode is still flatter than the low point of the potential in the inflow, even if this area is completely depleted of minority charge carriers All minority charge carriers thus flow out of the potential well during the low level, below the discharge electrode into the potential well below the signal well below the control electrode, a potential barrier is present under the control electrode, which is also at Lo w level, so that a charge transfer into the subsequent one The potential barrier of the discharge region is substantially smaller than that of the control region All excess charge carriers from the signal region flow over the barrier of the discharge region into the adjacent diode region until the potential in the signal reaches the barrier value in the discharge area. In proportion to the size of the electrical signal applied to the signal electrode, a charge packet which flows into the CCD register at the subsequent high level of the clock pulse sequence remains in the signal area. Because the clock voltage "supplies the control electrode and the first CCD-register storage electrode, the potential barrier under the control electrode is reduced and the charge carriers can travel unhindered from the signal area (under the signal electrode)

in die Potentialmulde unter der ersten CCD-Register-Speicherelektrode fließen. Während dieses High-Pegels fließen erneut Ladungsträger aus dem Diodengebiet über das von der Übertragungselektrode kontrollierte Übertragungsgebiet in die Potentialmulde unter der Schöpfelektrode, und der gesamte bis hierher geschilderte Vorgang der Ladungseingabe wiederholt sich.into the potential well under the first CCD register storage electrode. During this high level, charge carriers from the diode region again flow via the transfer region controlled by the transfer electrode into the potential well below the scoop electrode, and the entire process of charge input described so far is repeated.

Dadurch, daß das Abflußgebiet durch die erfindungsgemäße Konstruktion etwa die Breite des Signalgebietes aufweist, ist gesichert, daß das Potential im Signalgebiet durch Abfluß der überschüssigen Ladungsträger den durch die Potentialbarriere des Abflußgebietes festgelegten Wert erreicht. Die Größe der im Signalgebiet verbleibenden- und danach ins CCD-Register fließenden Ladungspakete kann damit präzise durch die an der Signalelektrode anliegenden Spannung definiert werden. Außerdem sei darauf hingewiesen, daß im geschilderten erfindungsgemäßen Betriebsmodus jeweils die Zeitdauer einer gesamten Low- bzw. High-Phase des Taktimpulses für das Auffüllen bzw. Abfließen zur Verfügung steht. Bei der bekannten Uli- and Spill-Methode müssen Auffüllen und Zurückfließen während der alleinigen Zeitdauer der Low-Phase abgewickelt werden, was die Präzision der Ladungseingabe besonders bei hohen Taktfrequenzen gegenüber dem erfindungsgemäßen Verfahren verschlechtert.Characterized in that the drainage area by the construction according to the invention has approximately the width of the signal area, it is ensured that the potential in the signal area reaches the value defined by the potential barrier of the discharge area by outflow of the excess charge carriers. The size of the remaining charge in the signal area and then flowing into the CCD register charge packets can thus be precisely defined by the voltage applied to the signal electrode. In addition, it should be noted that in the described operating mode according to the invention in each case the duration of an entire low or high phase of the clock pulse for the filling or draining is available. In the known uli and spill method, padding and backflow must be performed during the sole duration of the low phase, which degrades the precision of charge input, especially at high clock rates, compared to the method of the present invention.

Ein besonderer Vorteil des erfindungsgemäßen Verfahrens ist, daß keine spezielle Impulsspannung für die Eingangsschaltung benötigt wird. Die vorgeschlagene Eingangsschaltung benutzt die für das CCD-Register bereitgestellte Impulsspannung, die Eingangsdioden liegen auf einer Gleichspannung.A particular advantage of the method according to the invention is that no special pulse voltage is required for the input circuit. The proposed input circuit uses the pulse voltage provided for the CCD register, the input diodes are on a DC voltage.

Die Verwendung des Eingangsteiles zur Eingabe einer Referenzladung (beispielsweise eines "Weißwertes") bei optischen CCD-Sensor-Zeilen geschieht erfindungsgemäß fol-The use of the input part for inputting a reference charge (for example of a "white value") in the case of optical CCD sensor lines is effected according to the invention.

gendermaßen:gender or less:

Die Übertragungs-, Schöpf- und Steuerelektrode werden mit den zur Realisierung des ladungstransportes zwischen Sensorzelle und CCD-Register benötigten Transferimpulsen gespeist. Die übrigen Elektroden werden genauso wie bei der elektrischen.Signaleingabe versorgt. Der an der Signalelektrode anliegende Spannungswert bestimmt die Größe der Referenzladung. Die Transferimpulsfolge besteht aus kurzen High-Phasen, die während der High-Phase einesThe transfer, scoop and control electrodes are fed with the transfer pulses required to realize the charge transport between the sensor cell and the CCD register. The remaining electrodes are supplied in the same way as with the electrical signal input. The voltage applied to the signal electrode voltage determines the size of the reference charge. The transfer pulse sequence consists of short high phases, which during the high phase of a

TO Taktimpulses erfolgen, in ihrer Zeitdauer kurzer oder gleich der High-Phase eines Taktimpulses sind, -nährend der gesamten Lichtintegrationsphase der Sensorzeile dauert der Low-Pegel des Transferimpulses an«TO clock pulses occur in their duration shorter or equal to the high phase of a clock pulse, -nn during the entire light integration phase of the sensor line lasts the low level of the transfer pulse to «

Die Erzeugung der Referenzladung geschieht prinzipiell genauso wie oben bei der elektrischen Signaleingabe geschildert. Nur mit dem Unterschied, daß das infolge eines Transferimpulses erzeugte Ladungspaket nicht gleich ins CCD-Register weitergegeben, sondern über die Lichtintegrationsphase und damit Low-Pegel-Phase der Transferimpulsfolge hinweg im Signalgebiet gespeichert und erst beim nächstfolgenden Transferimpuls ins CCD-Register übergeben wird·The generation of the reference charge happens in principle just as described above in the electrical signal input. Only with the difference that the charge packet generated as a result of a transfer pulse is not passed directly into the CCD register, but stored in the signal area over the light integration phase and thus low-level phase of the transfer pulse sequence and transferred to the CCD register at the next transfer pulse ·

Die Referenzladung verändert dabei nicht ihren Wert, da sämtliche zusätzlich hinzukommenden Ladungsträger, wie zum Beispiel die thermisch generierten, ständig über das Abflußgebiet in die Eingangsdiode abfließen.The reference charge does not change its value, since all additionally added charge carriers, such as the thermally generated, constantly flow through the discharge area into the input diode.

Wie geschildert, kann die erfindungsgemäße Eingangsanordnung durch entsprechende umschaltung der Versorgung für übertragungs-, Schöpf- und Steuerelektrode entweder zur .30 elektrischen Signaleingabe oder zur Referenzladungsgewinnung genutzt werden·As described, the input arrangement according to the invention can be used by corresponding switching of the supply for transfer, scoop and control electrode either for .30 electrical signal input or for reference charge generation.

In einer speziellen Ausführungsform der Erfindung istIn a specific embodiment of the invention

gleichzeitig eine elektrische Signaleingabe und eine Referenzladungsgewinnung möglich. Dabei wird zusätzlich zur bisher beschriebenen Eingangs anordnung eine weitere-, ähnliche Anordnung benutzt. Die bisher beschriebene und vor der ersten CCD-Register-Elektrode positionierte Anordnung dient in diesem Falle vorzugsweise der elektrischen Signaleingabe. Die zusätzliche Unordnung wird seitlich an das CCD-Register angesetzt, dient vorzugsweise der Referenzladungsgewinnung und muß die generierte Ladung nicht unbedingt in die erste CCD-Register-Speicherelektrode übergeben. Je.nach konstruktiver Ausführung kann die generierte Ladung in die zweite, dritte oder noch weiter positionierte Speicherelektrode des CCD-Registers erfolgen. "Seitliche" Anordnung heißt, daß Abfluß-, Signal- und Steuergebiet, welche sich in der oben geschilderten Grundanordnung in der verlängerten "Achse" des CCD-Registers befanden, nunmehr zusammen mit den übrigen Gebieten der Eingangsschaltung senkrecht von der "Achse" weg angebracht sind. Durch diese Anordnung bedingt, kann das Abflußgebiet nicht mehr so breit sein, wie in der Grundanordnung. Bei einer Referenzpegelgewinnung mit dem Transferimpuls (Weißwerterzeugung) ist die Abflußphase überschüssiger Ladung zeitlich sehr lang, nämlich die gesamte Lichtintegrationsphase. Dadurch ist trotz des schmaleren Abflußgebietes eine hohe Genauigkeit des Referenzpegels (Weißwert) gesichert.simultaneously an electrical signal input and a reference charge recovery possible. In this case, a further, similar arrangement is used in addition to the previously described input arrangement. The arrangement described so far and positioned in front of the first CCD register electrode preferably serves in this case as the electrical signal input. The additional disorder is applied laterally to the CCD register, is preferably for reference charge recovery and does not necessarily transfer the generated charge to the first CCD register storage electrode. Depending on the constructive design, the generated charge can take place in the second, third or further positioned storage electrode of the CCD register. "Lateral" arrangement means that the drain, signal and control region, which were in the above-described basic arrangement in the extended "axis" of the CCD register, now mounted perpendicularly away from the "axis" along with the remaining areas of the input circuit are. Due to this arrangement, the drainage area can not be as wide as in the basic arrangement. In reference level extraction with the transfer pulse (white value generation), the outflow phase of excess charge is very long in time, namely the entire light integration phase. As a result, a high accuracy of the reference level (white value) is secured despite the narrower discharge area.

Die seitliche Anordnung kann mehrfach angebracht- sein. Bei einer Weißreferenz empfiehlt es sich, zwei Weißwerte hintereinander durch das CCD-Register zu schieben. Dabei kann der erste Weißwert, durch Transferverluste bedingt, am Ende des Registers in seiner Höhe reduziert sein, während der zweite quasi unverfälscht und damit als eigentlicher Referenzpegel den Zeilenausgang erreicht.The lateral arrangement can be mounted several times. For a white reference, it is advisable to push two white values one after the other through the CCD register. In this case, the first white level, caused by transfer losses, be reduced in height at the end of the register, while the second quasi unadulterated and thus reaches the line output as the actual reference level.

Pur weitere Details der zusätzlichen, seitlich angebrachten Referenzpegelanordnung sei auf das entsprechende Aus-For further details of the additional, laterally mounted reference level arrangement, refer to the corresponding

führungsbeispiel verwiesenreference example

Ausfuhrungsbeispiel exemplary

Die Erfindung soll an einem Ausführungsbeispiel anhand der Zeichnungen näher erläutert werden.The invention will be explained in more detail using an exemplary embodiment with reference to the drawings.

In den Zeichnungen zeigen:In the drawings show:

Pig. 1: Schematischer Aufbau der erfindungsgemäßen EingangsschaltungPig. 1: Schematic structure of the input circuit according to the invention

Fig. 2a: Querschnitt längs der Linie AA¹ aus Pig. 1Fig. 2a: cross-section along the line AA ¹ from Pig. 1

Pig. 2b, c: PotentialdiagrammePig. 2b, c: potential diagrams

Pig. 3a: Querschnitt längs der Linie BB^f aus Pig. 1Pig. 3a: cross-section along the line BB ^f from Pig. 1

Pig. 3b, c: PotentialdiagrammePig. 3b, c: potential diagrams

Pig. 4: Layoutzeichnung einer praktischen Ausführung der Eingangsschaltung nach Pig. 1-3Pig. 4: Layout drawing of a practical implementation of the input circuit according to Pig. 1-3

Pig. 5: Layoutzeichnung einer Ausführung der Eingangsschaltung zur zweifachen ReferenzρegeleingabePig. 5: Layout drawing of an embodiment of the input circuit for double reference-level input

Die Erfindung ist sowohl für Oberflächen-CCD's als auch für Buried-ehannel-CCD's verwendbar· Im Ausführungsbeispiel wird von einem Zweiphasen-3CCD mit einem p-leitendem Substrat ausgegangen. Selbstverständlich ist die Erfindung auch mit η-leitenden Substraten realisierbar.The invention can be used both for surface CCDs and for buried television CCDs. In the exemplary embodiment, a two-phase 3CCD with a p-type substrate is assumed. Of course, the invention can also be realized with η-conductive substrates.

In Pig. 1 ist der schematische Aufbau der erfindungsgemäßen Eingangsschaltung dargestellt. Dabei werden die Potentiale in sämtlichen Gebieten durch darüber angeordnete Elektroden kontrolliert. Ss bedeuten: 18 übertragungselektrode, 19 Schöpfelektrode, -20 Zuflußelektrode, 21.Abfluß-In Pig. 1 shows the schematic structure of the input circuit according to the invention. The potentials in all areas are controlled by electrodes arranged above them. Ss mean: 18 transfer electrode, 19 scoop electrode, -20 inflow electrode, 21st effluent

elektrode, 22 Signalelektrode, 23 Steuerelektrode, 24 erste BCCD-Register-Speicherelektrode, 25 Transferelektrode der zweiten Registerzelle, 26 Speicherelektrode der zweiten Registerzelle, 27 und 28 Transfer- und Speicherelektrode der dritten Registerzelle, 29 und 30 Transfer- und Speicherelektrode der vierten Registerzelle, 31 Transferelektrode der fünften Eegist erz eile» Die an die iToertragungselektrode 18 und an die Abflußelektrode 21 angrenzenden Dioden sind als gemeinsames Gebiet 17 gezeichnet, welches mit der Gleichspannung TJ^ über die Leitung 10 versorgt wird» Die Elektroden 24, 27, 28 und 31 werden über die Taktimpulsleitung 13 mit der Taktimpulsfolge U, gespeist, in die Gleichspannung IL sind die Elektroden 25, 2b, 29 und 30 über die Gleichspannungsleitung 14 angeschlossen.electrode, 22 signal electrode, 23 control electrode, 24 first BCCD register storage electrode, 25 transfer electrode of the second register cell, 26 storage electrode of the second register cell, 27 and 28 transfer and storage electrode of the third register cell, 29 and 30 transfer and storage electrode of the fourth register cell, The transfer electrodes of the fifth electrode are connected to each other. The diodes adjacent to the transfer electrode 18 and the discharge electrode 21 are drawn as a common region 17, which is supplied with the DC voltage TJ via the line 10. The electrodes 24, 27, 28 and 31 become via the clock pulse line 13 with the clock pulse sequence U, fed, in the DC voltage IL, the electrodes 25, 2b, 29 and 30 are connected via the DC voltage line 14.

Die Zuflußelektrode 20 wird mit der Gleichspannung LV und die Abflußelektrode 21 mit der Gleichspannung IL, gespeist, Vorzugsweise kann für U> und TJu die für das BCCD-Register benötigte Gleichspannung IL genommen werden. Die der Signalelektrode 22 über die Leitung 11 zugeführte Spannung llr bestimmt die Größe des erzeugten Ladungspaketes, Die übertragungs-, Schöpf- und Steuerelektrode (18, 19 und 23) werden über die Eingangsimpulsspannungsleitung 12 mit der Eingangsimpulsspannung U₂ versorgt. Für U„ wird bei elektrischer Signaleingabe die Taktimpulsfolge U^ genommen, bei einer Referenzpegelgewinnung für optische Sensorzeilen (Weißwerterzeugung) wird als U₂ die Transferimpulsfolge verwendet.The feed electrode 20 is supplied with the DC voltage LV and the drain electrode 21 with the DC voltage IL,. Preferably for U> and TJu the DC voltage IL needed for the BCCD register can be taken. The voltage supplied to the signal electrode 22 via the line 11 determines the size of the generated charge packet. The transfer, scoop and control electrodes (18, 19 and 23) are supplied with the input pulse voltage U ₂ via the input pulse voltage line 12. For U ", the clock pulse sequence U 1 is taken with electrical signal input, with a reference level acquisition for optical sensor lines (white value generation) the transfer pulse sequence is used as U ₂ .

In Fig. 2a ist ein vertikaler Schnitt längs der. Linie AA¹ dargestellt. In Pig. 2b und 2c sind die Potentialverläufe für die entscheidenden Stappen der Erzeugung des Ladungspeketes unter der Signalelektrode 22 festgehalten, Die büried-channel-Speichergebiete sind mit 15, die potentialbarrierenerzeugenden Dotierungen mit 16, das Substrat mit 32, der Gateisolator mit 33 und der Feldisolator mit 34 bezeichnet.In Fig. 2a is a vertical section along the. Line AA ¹ shown. In Pig. 2b and 2c, the potential profiles for the crucial stages of the generation of the charge spectrum are recorded below the signal electrode 22. The buried-channel memory areas are denoted by 15, the potential-barrier-generating dopants by 16, the substrate by 32, the gate insulator by 33, and the field insulator by 34 designated.

Das n⁺-Gebiet 17 wird auf dem Sperrpotential 36 gehalten (Pig. 2b). Im Kanal-Stopper-Gebiet 38 unter dem Feldisolator 34 erreicht das Potential den Substratwert 35. Liegt an den Elektroden 18 und 19 der High-Pegel von U₂, soThe n ^{+ region} 17 is held at the blocking potential 36 (Pig 2b). In the channel stopper region 38 under the field isolator 34, the potential reaches the substrate value 35. If the high level of U _{2 is applied} to the electrodes 18 and 19, then

fließen Elektronen aus.dem n⁺-Gebiet 17 in Pfeilrichtung 42 in die· Potentialmulde 46 unter der Schöpfelektrode 19, bis das Potential unter den Elektroden 18 und 19 den Wert 36 erreicht. Im völlig an Elektronen verarmten Gebiet unter der Übertragungselektrode 18 würde das Potential den Wert 37 erreichen. Beim nachfolgenden Low-Pegel von U₂ (Pig. 2c) fließt die Ladung unter der Schöpfelektrode 19 in Pfeilrichtung 44 über die Potentialbarriere '39, welche unter der Zuflußelektrode 20 aufrechterhalten wird, in die Potentialmulde 40 unter der Signalelek- trode 22. Da zunächst die Mulde 46 (Pig. 2b) mit Elektronen "überfüllt" war, fließt, Je nach Steilheit der Impulsflanke High-Low, ein kleiner Teil der Ladung in Pfeilrichtung 43 ins n^T-Gebiet 17 zurück. In den schließlich völlig an Elektronen verarmten Gebieten unter den Elektroden 18 und 19 nimmt das Potential den Yerlauf 48 und 49 ein. Das Passungsvermögen der Potentialmulde 40 wird durch ihre relative Tiefe zur Potentialbarriere 41 unter der Abflußelektrode 21 bestimmt. Sämtliche überschüssigen Elektronen fließen in Pfeilrichtung 45 ins n⁺-Gebiet 17 ab, bis das Potential unter der Signalelektrode 22 den Barrierenwert 41 erreicht.electrons flow from the n ^{+ region} 17 in the direction of arrow 42 into the potential well 46 below the scooping electrode 19 until the potential below the electrodes 18 and 19 reaches the value 36. In the fully electron-depleted region under the transfer electrode 18, the potential would reach 37. In the subsequent low level of U ₂ (Pig 2c), the charge flows under the scooping electrode 19 in the direction of arrow 44 via the potential barrier '39, which is maintained below the feed electrode 20, in the potential well 40 under the signal electrode 22. Da first Depending on the steepness of the high-low pulse edge, a small portion of the charge in the direction of arrow 43 flows back into the n ^{T region} 17 when the well 46 (Pig. 2b) was "overfilled" with electrons. In the finally completely electron-depleted regions under the electrodes 18 and 19, the potential enters the currents 48 and 49. The capacity of the potential well 40 is determined by its relative depth to the potential barrier 41 below the drain electrode 21. All excess electrons flow in the direction of arrow 45 into the n ^{+ region} 17 until the potential below the signal electrode 22 reaches the barrier value 41.

In Pig. 3a ist ein vertikaler Schnitt längs der Linie 33' dargestellt, in Pig. 3b und 3c sind die Potentialverläufe für die entscheidenden Etappen bei der Eingabe des unter der Signalelektrode 22 lokalisierten Ladungspakete& in das 3CCD-Register festgehalten.In Pig. 3a is a vertical section taken along the line 33 'shown in Pig. 3b and 3c, the potential curves for the critical stages in the input of the charge packets located under the signal electrode 22 & are recorded in the 3CCD register.

Pig. 3b entspricht dem gleichen zeitlichen Moment, für den Pig. 2c gezeichnet war. Unter der Steuerelektrode 23 ist die Potentialbarriere 48 aufgebaut, denn die Impulsspannung U₂ hat gerade ihren Low-Pegel.Pig. 3b corresponds to the same temporal moment for the pig. 2c was drawn. Under the control electrode 23, the potential barrier 48 is constructed, because the pulse voltage U ₂ has just its low level.

7/ürde die Eingangs schaltung für die elektrische Signal eingabe genutzt, so wäre U₂ gleich U, und es ergäben sich unter den Elektroden 24, 27 und 28 (bei völliger Verarmung an Elektronen) die Potentialverläufe 50, 52 und wiederumIf the input circuit were used for the electrical signal input, U ₂ would be equal to U, and under the electrodes 24, 27 and 28 (with complete depletion of electrons) the potential profiles 50, 52 and in turn would result

50. Unter den von der Gleichspannung TL gespeisten Elektroden stellt sich (bei völliger Verarmung an Elektronen) Lii Trans fergebiet das Potential 39 und. im Speichergebiet: das Potential 51 ein. Für den Pail einer Weiß?/erterzeugung stellt Pig. 3b einen Moment während der Lichtintegrationsphase dar, in dem gerade die Takt impulsfolge TJ-, den Low-Pegel erreicht. Pur U₂, welches bei der Weißwerterzeugung die Transferimpulsfolge wäre, herrscht dann über die gesainte Lichtintegrationsphase hinweg, der low-Pegel· Unter der Signalelektrode 22 ändert sich das Potential infolge der eingespeicherten Ladung auf den Wert 47.50. Among the electrodes fed by the DC voltage TL (with complete depletion of electrons) Lii Trans fergebiet the potential 39 and. in the storage area: the potential 51 a. For the pail of a whiteness production, Pig. 3b is a moment during the light integration phase in which just the clock pulse train TJ-, reaches the low level. Pur U ₂ , which would be the transfer pulse sequence in the white value generation, then prevails over the entire light integration phase, the low level. Under the signal electrode 22, the potential changes to the value 47 as a result of the stored charge.

Pig. 3c zeigt den Moment, in dem die Impulsspannung Up den High-Pegel annimmt. Sowohl bei elektrischer Signal eingabe als auch bei Referenzpegelgewinnung fallen die High-Phasen an U₂ und ü« zeitlich zusammen. Unter den Elektroden 27 und 28 stellen sich für den Pail der Verarmung an Elektronen die Potentiale 53 und 54 ein. Die unter der Signalelektrode 22 lokalisierte Ladung fließt in Pfeilrichtung 56 über die abgesenkte Barriere 37 in die Mulde 54, wodurch sich das Potential unter der ersten GGD-Register-Speicherelektrode 24 auf den Wert 55 erhöht. Gleichzeitig mit dem in Fig. 3c gezeigten Vorgang fließen wiederum Elektronen aus dem n⁺-Gebiet 17 in die Potentialmulde 46 (siehe Fig. 2b), und der gesamte geschilderte Vorgang wiederholt sich.Pig. 3c shows the moment in which the pulse voltage Up becomes high. Both in electrical signal input as well as reference level extraction fall the high phases at U ₂ and ü «together in time. Under the electrodes 27 and 28, the potentials 53 and 54 are set for the pail of depletion of electrons. The charge located below the signal electrode 22 flows in the direction of the arrow 56 via the lowered barrier 37 into the well 54, whereby the potential under the first GGD register storage electrode 24 increases to the value 55. Simultaneously with the process shown in Fig. 3c, electrons in turn flow from the n ^{+ region} 17 into the potential well 46 (see Fig. 2b), and the entire process described is repeated.

In Pig. 4 ist das Layout der wichtigsten Ebenen einer praktischen Ausführung der Eingangsschaltung nach Pig. 1, 2 und 3 dargestellt. Die Speicherelektroden 24, 26 und 28 des BCCD-Registers haben die Abmessungen 10 χ 30 /um². Die einzelnen Linien bedeuten: 60 Grenze zwischen PeIdisolator (plus Kanal-Stopper-Gebiet) und Gateisolator, In Pig. 4 is the layout of the most important levels of a practical implementation of the Pig input circuit. 1, 2 and 3 shown. The storage electrodes 24, 26 and 28 of the BCCD register have the dimensions 10 χ 30 / um ² . The individual lines mean: 60 boundary between the penisolator (plus channel stopper area) and the gate insulator,

61 Elektroden der ersten Elektrodenebene (z. B. erste Poly-Si-Schicht), 62 Elektroden der zweiten Elektrodenebene (z. B. zweite Poly-Si-Schicht), 63 Leitbaiinebene (z. B. 11), 64 Kontaktfenster. Die Zuflußelektrode 20 sowie die Abflußelektrode 21 sind in Fig. 4 direkt mit der Elektrode 25 verbunden und damit an die Gleichspannung U, angeschlossen. Pur die Funktion der Schaltung aus Fig. -4 gilt das anhand der Fig. 1, 2 und 3 erklärte.61 electrodes of the first electrode plane (eg first poly-Si layer), 62 electrodes of the second electrode plane (eg second poly-Si layer), 63 Leitbaiinebene (eg 11), 64 contact window. The feed electrode 20 and the drain electrode 21 are connected in Fig. 4 directly to the electrode 25 and thus to the DC voltage U, connected. Purely the function of the circuit of FIG. 4 applies that explained with reference to FIGS. 1, 2 and 3.

In Fig. 5 ist das Layout der wichtigsten Ebenen einer Ausführung der Eingangsschaltung dargestellt, die seitlich vom CCD-Register angebracht ist und vorzugsweise der Eeferenspegelgewinnung dient. Fig. 5 ist ein Ausschnitt aus dam Anfangsteil einer typischen BCCD-Sensorzeile. Die Transportrichtungen der beiden BGCD-Register, in Fig. 5 oben und unten angedeutet, werden durch die Pfeile 80 und 81 symbolisiert. Die Transferelektroden 69, In FIG. 5, the layout of the main planes of one embodiment of the input circuit is shown, which is mounted laterally of the CCD register, and preferably the Eeferenspegelgewinnung used. Fig. 5 is a section of the beginning part of a typical BCCD sensor line. The transport directions of the two BGCD registers, indicated at the top and bottom in FIG. 5, are symbolized by the arrows 80 and 81. The transfer electrodes 69,

73 und 77 werden ebenso wie die Speichereiektroden 70,73 and 77, as well as the storage electrodes 70,

74 und 78 von der Taktimpulsfolge Uo versorgt. Die Transferelektroden 71 und 75 sowie die Speicherelektroden 72 und 76 werden von der Glaichspannung U, gespeist. Ebenfalls an U^ sind die Zufluß-, Abfluß- und Signalelektrode 20, 21 und 22 angeschlossen.74 and 78 supplied by the clock pulse sequence Uo. The transfer electrodes 71 and 75 and the storage electrodes 72 and 76 are supplied by the glitch voltage U i. Also at U ^ are the inflow, outflow and signal electrodes 20, 21 and 22 connected.

In jedes der beiden BCCD-Register werden zwei Weißwerte hintereinander eingegeben, als Up wird die Transferimpulsfolge genommen. Wie aus Fig. 5 ersichtlich ist, kann die Abflußelektrode 21 nicht mehr so breit ausgeführt werden, wie es bei der Grundausführung in Fig. 1 möglich ist. Da die Low-Pegel-Phase des 'Transferimpulses und damit die Abflußzeit überschüssiger Ladung sehr lang ist, nämlich die Zeitdauer der gesamten Lichtintegrationsphase, werden die Weißwerte mit großer Genauigkeit generiert.Two white values are entered in succession in each of the two BCCD registers, and the transfer pulse sequence is taken as Up. As is apparent from Fig. 5, the drain electrode 21 can not be made as wide as possible in the basic embodiment in Fig. 1. Since the low-level phase of the transfer pulse and thus the discharge time of excess charge is very long, namely the duration of the entire light integration phase, the white values are generated with great accuracy.

Über die Kontaktfenster 82 und 84 werden den Elektroden und 19 die Impulsspannung U₂ zugeführt, das n⁺-Gebiet 17 erhält durch das Kontakt!enster 83 die Gleichspannung U₁.Via the contact windows 82 and 84, the electrodes 19 and 19 are supplied with the pulse voltage U ₂ ; the n ^{+ region} 17 receives the DC voltage U ₁ through the contact field 83.

Die entsprechenden Al-Bahnen sind der besseren Übersichtlichkeit wegen nicht in Fig. 5 eingezeichnet. Die mit 86 gekennzeichnete Ecke des Kanal-Stopper-Gebietes ragt unter die Signalelektrode 22, damit bei Verschiebungen der Ebenen gegeneinander auf Grund von Justier- und Präparationstoleranzen eine Änderung der wirksamen Signalelektrodenfläche durch das ebenfalls unter die Elektrode 22 ragende Kanal-Stopper-Gebiet 85 ausgeglichen vdrd.The corresponding Al-tracks are not shown in Fig. 5 for the sake of clarity. The marked with 86 corner of the channel-stopper region protrudes under the signal electrode 22 so that when shifts of the planes against each other due to adjustment and preparation tolerances a change in the effective signal electrode surface by the also projecting below the electrode 22 channel stopper area 85 compensated vdrd.

Ansonsten sind in Pig. 5 die gleichen Bezugszahlen eingetragen, wie in den Pig. 1 bis 4. Pur die Punktion der Anordnung aus Pig. 5 gilt das anhand der Pig. 1 bis 3 erklärte..Otherwise, in Pig. 5 the same reference numbers are entered as in the Pig. 1 to 4. Pur the puncture of the arrangement of Pig. 5, this is based on the Pig. 1 to 3 explained ..

Claims

invention claim

A charge coupled device input terminal characterized by connecting to a first barrier diode diode region in Heine a transmission region, a drain region, an inflow region and a signal region, and to that signal region two other regions, namely a drain region and a control region in that the drain region separates the signal region from a second reverse biased oil region, and that the control region is followed by a CCD shift register, which in turn begins with a storage region, and the electrodes controlling the transfer region, the drain region, and the control region are connected to the same input pulse voltage, and that the first and second diode regions are preferably connected to each other, and that if the inflow region, the outflow region and the signal region are controlled by electrodes, these (electrodes) are preferably equal to and that for realizing an electrical signal input, the input pulse voltage line to that Taktiinpulsspannungsleitung the CCD shift register, which controls the control area subsequent memory area is connected, and which is connected to the realization of a reference level input input pulse voltage line to the transfer pulse line of the CCD sensor array .

2. Entrance charge-coupled devices according to item 1, characterized in that the control, signal and outflow areas are arranged in the extended axis of the CCD register, the outflow area being about the same width as the signal area, while the transmission -, Creation and inflow areas are arranged laterally of CCD registers.

3. input circuit for charge-coupled devices according to item 1 and 2, characterized in that for a 2-phase CCD, in which one phase fed with a clock pulse train and the other phase with a DC voltage, the inflow and outflow area controlling electrodes to the DC line of the CCD shift register connected 3ind.

4. Input circuit for charge-coupled devices according to item 1 to 3 »characterized in that the • realization of a double reference level input, the entire circuit 'side of the CCD-Regist he is arranged and in the special construction of FIG.

5 is executed.

For this 4 pages drawings