DD201213A1

DD201213A1 - Anzeige-und refreshsteuerung

Info

Publication number: DD201213A1
Application number: DD23510081A
Authority: DD
Inventors: Helmut Logisch
Original assignee: Helmut Logisch
Priority date: 1981-11-25
Filing date: 1981-11-25
Publication date: 1983-07-06

Abstract

Die Erfindung betrifft eine Anzeige- und Refreshsteuerung fuer Mikroprozessorsysteme, mit mehreren, wechselweise mit einem gemeinsamen Speicher arbeitenden Mikroprozessoren, in denen der jeweils aktive Mikroprozessor zyklisch Zeiten fuer den Refreshvorgang dynamischer Speicher zur Verfuegung stellt, wobei die Steuerung der alphanumerischen Anzeige durch direkten Speicherzugriff auf den Speicher des Mikroprozessorsystems erfolgt. Ziel der Erfindung ist die Verringerung des Hardwareaufwandes und die Vermeidung von Programmunterbrechungen und Stoerungen des Refreshvorganges dynamischer Speicher bei DMA-Betrieb. Aufgabe der Erfindung ist es, eine alphanumerische Anzeigesteuerung zu entwickeln, die im DMA-Betrieb unter Verwendung von Refreshzyklen auf das im Speicher des Systems angeordneten Anzeigeregister zugreift, mit minimalem Adressierungsaufwand auskommt, die im System vorhandene Taktierungseinrichtung benutzt, und die eine ausreichende Refreshsteuerung gewaehrleistet. Die Aufgabe wird geloest, indem die einen Teil der von den Mikroprozessoren bereitgestellten Refreshzyklen fuer einen DMA-Zugriff benutzende Anzeigesteuerung jeweils 128 aufeinanderfolgende Refreshzyklen selbst durchfuehrt, um zu gewaehrleisten, dass die von dynamischen Speichern geforderten Refreshwiederholzeiten eingehalten werden.

Description

2351OO 7

Titel der Erfindung Anzeige- und Refreshsteuerung Anwendungsgebiet der Erfindung

Die Erfindung betrifft eine Anzeige- und Refreshsteuerung für Mikroprozessorsysteme, vorzugsweise mit mehreren, wechselweise mit einem gemeinsamer.

Speicher arbeitenden Mikroprozessoren, in denen der jeweils aktive Mikroprozessor zyklisch Zeiten für den Refreshvorgang dynamischer Speicher zur Verfügung stellt, wobei die Steuerung der alphanumerischen Anzeige, insbesondere bestehend aus LED-Elementen mit 5 χ 7-, 16-Segment- oder 7-Segmentdarstellung, durch direkten Speicherzugriff auf den Speicher des Mikroprozessorsystems erfolgt.

Charakteristik der bekannten technischen Lösungen '

Ein bekanntes Anzeigesteuerprinzip verwendet für den Anzeigeinhalt einen separaten Wiederholspeicher» der durch das übergeordnete System mit den anzuzeigenden Daten gefüllt wird. Die Adressierung dieses Wiederhol-Speichers muß sowohl durch einen Adressenzähler der Anzeigesteuerung als auch durch das übergeordnete System, also über Adressenmultiplexer, erfolgen« Ferner gehört eine Taktiereinrichtung zur Anzeigesteuerung (Hewlett Packard Application Note 966, Seite 3, Fig* 2).

- 2 - £ ύ Ό I U U /

Eine andere Anz^igesteuerung für ein mikroprozessorgesteuertes System arbeitet ohne zusätzlichen Wiederholspeicher im normalen DMA-Betrieb, also unter Anhalten des Mikroprozessors und damit des Programmablaufs mit allen nachteiligen Folgen wie Leistungsminderung des Systems und Störung der exakten Zeitverhältnisse j z*B. bei Zeitschleifen (Elektronik 1978 Heft 1 "Direkter Speicherzugriff zur Anzeige von Speicherinhalten", Seite 66-68).

Ferner ist aus der DD-PS 148 267 eine Lösung bekannt, in Systemen mit solchen Mikroprozessoren;, die selbständig, im Zeitschatten der Befehlsabarbeitung, die Refreshsteuerung dynamischer Speicher durchführen, eine Anzeigesteuerung zu realisieren, die einen Teil dieser Refreshzyklen - im Rahmen der Erfordernisse der dynamischen Speicher - verwendet, um einen ohne Beeinträchtigung des Defektsablaufes erfolgenden direkten Speicherzugriff auf das im Speicher des Mikroprozessorsystems angeordnete Anzeigeregister zu organisieren, wobei das Abzählen der wechselweise für den Refresh-Vorgang bzw. für den DMA-Betrieb zu verwendenden Refreshzyklen und das Adressieren des Anzeigeregisters durch einen zur Anzeigesteuerung gehörenden Zähler erfolgt. Da die DMA-Steuerung eine der Zahl der Anzeigestellen entsprechende Anzahl von einanderfolgenden Refreshzyklen beansprucht, kann in Systemen mit mehreren, auf den gleichen Speicher abwechselnd zugreifenden Mikroprozessoren der Fall eintreten, daßüber einen Zeitraum, der langer sein kann als die geforderte Refreshperiode dynamischer Speicher,, einzelne Refreshadressen bei allen beteiligten Mikroprozessoren während des DMA-Betriebs abgearbeitet werden, so daß die betreffenden Speicherzeilen von der Refreshsteuerung nicht erfaßt werden«

Ziel der Erfindung

Ziel der Erfindung ist eine Steuerung für eine alphanumerische Anzeige, die die den bekannten technischen Lösungen anhaftenden Mängel - zusätzlicher Aufwand durch

235100 7

separaten Wiederholspeicher für den Anzeigeinhalt mit Vorrichtungen für das Adressenmultiplexen und für die Taktierung; zyklische Programmunterbrechungen durch normalen DMA-Betrieb oder Störungen des Refreshvorganges dynamischer Speicher bei DMA-Betrieb unter Verwendung von Refreshzyklen in Systemen mit mehreren Mikroprozessoren mit gemeinsamem Speicher - beseitigt.

Darlegung des Wesens der Erfindung

Technische Aufgabe ·

Der Erfindung liegt die Aufgabe zugrunde, eine alphanumerische Anzeigesteuerung zu entwickeln, die im DMA-Betrieb unter Verwendung von Refreshzyklen auf das im Speicher des Systems angeordnete Anzeigeregister zu- * greift, mit minimalem Adressierungsaufwand auskommt, die im System vorhandene Taktierungseinrichtung benutzt, und die eine ausreichende Refreshsteuerung auch bei Verwendung hochintegrierter dynamischer RAM-Schaltkreise gewährleistet.

Merkmale der Erfindung

Erfindungsgemäß wird die Aufgabe gelöst, indem die einem Teil der von den Mikroprozessoren bereitgestellten Refreshzyklen für einen' DMA-Zugriff benutzende Anzeigesteuerung jeweils 128 aufeinanderfolgende Refreshzyklen selbst durchführt, um zu gewährleisten, daß die von dynamischen Speichern geforderten Refreshwiederholzeiten eingehalten werden«

Das wird realisiert, indem ein 8-stelliger Binärzähler, dessen Zähleingang mit dem Ausgang (RZ) einer Flip-Flop-Schaltung zur Erzeugung eines während der durch die Mikroprozessoren bereitgestellten Refreshzeiten aktiven Signals und dessen Übertragungsausgang über eine Impulsformstufe mit seinem Ladeeingang verbunden ist, auf den · binären Wert 256 - 128 (max. Zahl der Refreshzyklen bei dynamischen Speichern) - Zahl der anzuzeigenden Stellen

- 4- ZJbIUU /

voreingestellt wird* Die 7 niederwertigen Ausgänge ZO - Z6 des Binärzählers sind mit den Eingängen sowohl von Adreßbustreibern für DMA - und Refreshbetrieb als auch bei Anzeigen mit Stellenadressierung, eines Stellendecoders im Anzeigetableau verbunden, während der höchstwertige Ausgang Z7 als Unterscheidungssignal zwischen DMA- und Refreshbetrieb sowohl mit den für die Erzeugung der Steuerbussignale bei DMA- und Refreshbetrieb verantwortlichen Gattern als auch mit dem Gatter für die Stellentakterzeugung verbunden ist. Der Übertragsausgang des 8-stelligen Binärzählers ist mit dem Zähleingang eines weiteren Zählers verbunden, dessen Ausgänge Z8 - ZIl zur Zeilen- oder Segmentsteuerung der anzuzeigenden Zeichen mit dem Zeichengenerator und dem Zeilen- oder Segmentdecoder im Anzeigetableau verbunden sind. Der Refreshsteuereingang RFSH des Arbeitsspeichers des Mikroprozessorsystems ist über Steuerbustreiber bei DMA- und Refreshbetrieb mit einem eingangsseit ig an Z7 und RZ angeschlossenen Gatter verbunden»

Aus f üh rungs be is pie 1

Die erfindungsgemäße Lösung soll an Hand eines Ausf ührun.gsbeispiels näher erläutert werden, das eine Anzeige- und Refreshsteuerung für ein Mikroprozessorsystem mit zwei wechselweise mit einem gemeinsamen Speicher arbeitenden Mikroprozessoren und einem durch eine Steuerleitung abschaltbaren Adreß-, Daten- und Steuerbus zeigt, wobei die durch die Mikroprozessoren zur Verfügung gestellten Refreshzeiten durch die erfindungsgemäße Steuerung selbständig verwaltet und je nach Zahl der anzuzeigenden Stellen und der geforderten Refreshzyklen dynamischer Speicher für DMA- und Refreshbe/trieb verwendet werden,

Die zugehörigen Zeichnungen zeigen j

Fig, Ij Blockschaltbild des Systems mit zwei Mikroprozessoren, gemeinsamem Speicher, umschaltbarem Bus und Anzeige- und Refreshsteuerung _t

2351OO 7

Fig. 2: Bussteuerung bei DMA- und Refreshbetrieb Fig. 3s Steuerbus bei DMA- und Refreshbetrieb Fig. 4: Stellentakterzeugung

Fig. 5s piagramm der DMA- und Refreshsteuerung. 5

Das Ausführungsbeispiel stellt ein System mit 2 Mikroprozessoren 1;2, z«B. vom Typ U880D, dar, die wechselweise über Adreßbus'treiber 3, Datenbustreiber 4 und Steuerbustreiber 5 auf einen gemeinsamen Bus arbeiten, Dabei kann Prozessor 1 als Verarbeitungsprozessor und Prozessor 2 als Peripherieprozessor für schnelle Peripheriegeräte fungieren. Die wechselweise Umschaltung der beiden Mikroprozessoren, im folgenden mit ZVEl und ZVE2 bezeichnet (ZVE = Zentrale Verarbeitungseinheit) wird durch die ZVE 1/2 - und Bussteuerung 6 nach Anforderung über die Busanforderungsleitung BUSRQ bei BAI = O vorgenommen; ΒλI = O ist das Kennzeichen dafür, daß nicht ein Busteilnehmer .mit höherer Priorität den Bus beansprucht.

Der Bus besteht aus folgenden Signalgruppen: Adreßbus: ABO - AB15, Datenbus; DBO - DB7, Steuerbus s RTs Kennzeichnung der Befehlslesezyklen und

Interruptanerkennungszyklen, MREQ: Signal für Speicheroperation, IORQ: Signal für Ein- und Ausgabeoperation, R!D: Leseoperation,

WR: Schreiboperation.

Zu beachten ist, daß Ml nur von der ZVEl auf dem gemeinsamen Steuerbus geleitet wird, um eine fälschliche RETI-Erkennung durch interrupterzeugende Bausteine (z.B. PIO, SIO) bei Prozessorumschaltung zu verhindern,, Ml von ZVE2 wird als M1ZVE2 getrennt geführt. Der Speicher 7 des Systems enthält einen RAM-Anteil₃ bei größerer Kapazität vorzugsweise mit dynamischen RAM-Schaltkreisen · aufgebaut, die eine Refreshsteuerung aller Reihen periodisch alle 2ms verlangen«

235100

Der RAM-Bereich des Speichers 7 enthält auch das Anzeigeregisterj im dargestellten Beispiel für 32 Zeichen» die z.B., mit Hilfe einer LED-Anzeige mit 5x7- oder 16-Segment-Darstellung angezeigt werden können.

Um die Anzeige zu steuern, wird periodisch eine der darzustellenden Zeichenzahl 32 entsprechende Anzahl der durch die Prozessoren 1 und 2 bereitgestellten Refreshzeiten benutzt., um einen im Zeitschatten des Programmablaufs liegenden DMA-Zugriff auf das Anzeigeregister zu organisieren.

Da die. Refreshzähler in den Prozessoren 1 und 2 und die DMA-Steuerung völlig unabhängig voneinander arbeiten, kann bei Refreshsteuerung durch ZVE1/ZVE2 der Fall eintreten, daß bestimmte Refreshadressen über einen längeren Zeitraum als 2ms immer gerade während des DMA-Betriebs ausgegeben werden und demzufolge für die Refreshsteuerung ausfallen» Um eine ausreichende Refreshsteuerung der dynamischen RAMs zu gewährleisten, werden jeweils 128 von den ZVE 1/2 bereitgestellte, aufeinanderfolgende Refreshzeiten durch die erfindungsgemäße Steuerung als Refreshzyklen realisiert. Kern der Anzeige- und Refreshsteuerung ist die in Fig, dargestellte Bussteuerung bei DMA/Refresh, die im wesentliehen aus den 3 Flip-Flops 8; 9 und 10 besteht« Mit Hilfe der von den Refreshzeiten vorhandenen Konstellation Ml · MREQ oder Ml · lORQ werden während der Refreshzeiten aktive Signale entsprechend Diagramm Fig. 5 erzeugt (RZl, RZ2, RZ).

Durch die Gatter und RC-Glieder 11 werden entsprechend Fig. 5 die Signale BUSRQA und BAI aktiviert. BAI ist mit BAO von der ZVE1/2- und Bussteuerung 6 verbunden und dient zur Deaktivierung der Treiber 3; 4 und 5« Das gleichfalls durch die Gatter 11 erzeugte BAO bleibt passiv (1); ,35 ; daduiTiCh ist über die Prioritätenkette BAO-ΈΚΪ der Eingang BAI an der an der niedrigsten Stelle dieser Kette angeordneten Bussteuerung 6 gleichfalls 1, wodurch die Erlangung der Busherrschaft durch W\ö (an 6) = O möglich wird.

235 100 7

¹BUSROA = O dient zur Aktivierung der Adreßbustreiber 12 und der Steuerbustreiber 13 bei DMA- und Refreshbetrieb. Mit Hilfe der eingangssqitig dem Steuerbustreiber 13 (Fig„ 3) vorgeschalteten Gatter 14 und'der Flip-Flop-Signale RZl, RZ2 und RZ wird das in Fig. 5 dargestellte Signalspiel für DMA- und Refreshbetrieb auf den Steuerbusleitungen erzeugt*

Die Abzählung der DMA- und Refreshzyklen und die Adressierung des Speichers 7 bei DMA- und Refreshbetrieb geschieht durch den 8-stelligen Binärzähler 15. Zur Adressierung werden über die Adreßbustreiber 12 die Zählerausgänge ZO- Z6 verwendet j die höherwertigen Adreßleitungen sind bei Refreshbetrieb bedeutungslos. Bei DMA-Betrieb werden sie verwendet, um die Lage des 32-Byte-Anzeigeregisters im Gesamtspeicherbereich festzulegen, indem die entsprechenden.Eingänge an den Treibern 12 durch Brücken an O oder 1 gelegt werden« Der Binärzähler 15 wird mit RZ getriggert und durch den Übertrag über die Impulsformstufe 16 auf 256-Zahl der Refreshzyklen - Stellenzahl der Anzeige, im dargestellten Beispiel also auf 96 voreingestellt. Während der ersten 32 Zyklen, also bis zur Zählerstellung 127, ist Z7 = O, während der folgenden 128 Zyklen ist Z7 = l_a so daß Z7 als Unterscheidungssignal zwischen DMA- und Refreshzyklen bei der Steuerbusumschaltung in Fig., 3 und bei der Stellentakterzeugung (Fig_e 4) verwendet werden kann.

Der Stellentakt CT wird in Verbindung mit den Ausgängen des Binärzählers 15 benötigt, um bei Verwendung einzeln ladbarer Anzeigeelemente (z_#B. 5 χ 7~Elemente mit integrierten Register für eine Punktzeile) die über Daten,-puffer 17 (Einspeicherung mit STB) und Zeichengenerator 18 bereitgestellte Punktzeileninformation in das Register des jeweiligen.Anzeigeelementes im Anzeigetableau 19 einzuspeichern.

Dabei wird durch den mit dem Übertrag von Binärzähler 15 , getriggerten Zähler 20 (Ausgänge Z8-Z10) sowohl am Zeichengenerator 18 als auch am Anzeigetableau 19 fest-

235 10 0

gelegt, welche Punktzeile angesteuert wird (bei Segmentanzeigen wird durch Z8-Z11 das Segment adressiert). Der höchstwertige Ausgang Z7 des Binärzählers 15 kann zur Hell-Dunkel-Steuerung der Anzeigeelemente im Anzeigetableau 19 verwendet werden (Hellsteuerung bei Z7 = 1, also während der Refreshsteuerung).

Claims

235100 7 Erfindungsanspruch

1. Anzeige- und Refreshsteuerung für Mikroprozessorsysteme, vorzugsweise mit mehreren, wechselweise mit einem gemeinsamen Speicher arbeitenden Mikroprozessoren, in denen der jeweils aktive Mikroprozessor zyklisch Zeiten für den Refreshvorgang dynamischer Speicher zur Verfügung stellt, wobei die Steuerung der alphanumerischen Anzeige, insbesondere bestehend aus LED-Elementen mit 5 χ 7-Punktraster-, 16-Segment- oder 7-Segmentdarstellung, durch direkten

(

Speicherzugriff auf ein im Speicher des Mikroprozessorsystems angeordnetes Anzeigeregister erfolgt_ä mit einem Pufferspeicher für ein Zeichen, einem nachgeschalteten Zeichengenerator und Stellen-, Zeilenoder Segmentdecodern mit nachgeschalteten Treiberstufen zur zeitmultiplexen Ansteuerung der Anzeigeelemente, mit abschaltbaren Bustreibern für den Daten-, -Adreß- und Steuerbus des Mikroprozessors, mit einer Flip-Flop-Schaltung zur Erzeugung eines während der Refreshzeiten aktiven Signals (RZ) und Treibern für den,Adreß- und Steuerbus bei direktem Speicherzugriff, gekennzeichnet' dadurch, daß ein 8-steiliger Binärzähler (15), dessen Zähleingang mit dem Ausgang (RZ) der Flip-Flop-Schaltung (8-10) und dessen Übertragsausgang über eine Impulsformstufe (16) mit seinem Ladeeingang verbunden ist, auf den binären Wert 256 - 128 (max. Zahl der Refreshzyklen bei dynamischen Speichern) - Zahl der anzuzeigenden Stellen voreinstellbar ist, seine 7 niederwertigen Ausgänge ZO-Z6 mit den Eingängen der >«Adreßbustreiber (12) verbunden sind und sein höchstwertiger Ausgang Z7 als Unterscheidungssignal zwischen DMA- und Refreshbetrieb

i\ I; ι sowohl mit den für die Erzeugung der Steuerbussignale bei DMA- oder Refreshbetrieb verantwortlichen Gattern

(14) als auch mit einem Gatter (21) für die Stellentakterzeugung verbunden ist, daß der Übertragsausgang des Binärzählers (15) mit dem Zähleingang eines weiteren

235100 7

Zählers (20) verbunden ist, dessen Ausgänge Z8-Z11 zur Zeilen- oder Segmentsteuerung der anzuzeigenden Zeichen mit dem Zeichengenerator (18) und dem Zeilenoder Segmentdecoder im Anzeigetableau (19) verbunden sind, und daß der Refreshsteuereingang fFfsH des Speichers (7) des Mikroprozessorsystems über den Steuerbustreiber (13) mit dem eingangsseitig an Z7 und RZ angeschlossenen Gatter verbunden ist.

2# Anzeige- und Refreshsteuerung nach Punkt 1, gekennzeichnet dadurch, daß der.höchstwertige Ausgang Z7 . des Binärzählers (15) als Hell-Dunkel-Steuersignal für die Anzeigeelemente mit dem Anzeigetableau (19) verbunden ist»

3. Anzeige- und Refreshsteuerung nach Punkt 1, gekennzeichnet dadurch, daß die niederwert igeη Ausgänge des Binärzählers (15) mit den Eingängen eines Stellendecoders im Anzeigetableau (19) verbunden sind*

Hierzu 3 Seiten Zeichnungen