-
Das Gebiet der Erfindung ist das der Systeme, die es
gestatten, die Zugriffszeit auf einen Speicher auf eine
Mehrzahl von Anwendungen zu verteilen.
-
Es kommt oft vor, daß ein Speicher auf unterschiedliche
Anwendungen verteilt werden muß. Dieser Speicher ist z. B.
ein Speicher mit wahlfreiem Zugriff (RAM), in dem jede
Anwendung Daten lesen oder schreiben kann. Eine dieser
Anwendungen besteht im Allgemeinen aus einem Prozessor, der
gewöhnlich mit dem wahlfreien Speicher über einen Adreßbus
und einen Datenbus kommuniziert. Wenn andere Anwendungen
ebenfalls auf diesen wahlfreien Speicher zugreifen können
müssen, müssen Vorkehrungen getroffen werden, die diese
Zugriffe ermöglichen.
-
In bekannter Weise wird die Aufteilung eines wahlfreien
Speichers gewöhnlich durch direkten Zugriff auf diesen
Speicher durchgeführt. Der wahlfreie Speicher bildet
deshalb einen aufgeteilten Speicher. Dieser Prozeß, auch
als DMA (Direct Memory Access) bezeichnet, ermöglicht es
insbesondere einer anderen Anwendung als dem Prozessor,
allgemein aus einem Mikroprozessor bestehend, sehr schnell
auf den geteilten Speicher zuzugreifen, ohne daß
Befehlszyklen des Mikroprozessors notwendig sind, die einen
solchen Zugriff (Lesen oder Schreiben von Daten) gestatten.
-
Es sind unterschiedliche Typen von Speicher-Direktzugriffen
bekannt.
-
Ein erster Typ von Speicher-Direktzugriff besteht darin,
die Funktion des Mikroprozessors mit einem HALT-Befehl zu
unterbrechen, wobei die Ausgänge des Adreßbusses und des
Datenbusses des Mikroprozessors in einen Zustand hoher
Impedanz versetzt werden. Diese Busse können dann von einer
anderen Anwendung benutzt werden, um auf den geteilten
Speicher zuzugreifen.
-
Dieses Verfahren bringt jedoch eine Verlangsamung der
Funktion des Mikroprozessors mit sich und ist deshalb nicht
angepaßt an Systeme, die gleichzeitig eine hohe
Datenverarbeitungsgeschwindigkeit und eine schnelle
Übertragung von Daten zwischen dieser Anwendung und dem
geteilten Speicher erfordern.
-
Ein zweiter Typ von Speicher-Direktzugriff basiert auf dem
Stehlen von Zyklen. Die Funktion des Mikroprozessors wird
während eines Taktzyklus angehalten, währenddessen die
Anwendung auf den geteilten Speicher zugreift.
-
Dieses Verfahren bringt also ebenfalls eine Verlangsamung
der Funktion des Mikroprozessors mit sich.
-
Ein dritter Typ von Speicher-Direktzugriff besteht darin,
den Zugriff auf den geteilten Speicher zwischen dem
Mikroprozessor und der Anwendung zeitlich zu multiplexen.
Dieser Zeitmultiplex wird realisiert durch Verwendung eines
geteilten Speichers, dessen Zykluszeit gleich einem
Bruchteil der Aktivierungszeit des Mikroprozessors ist.
Wenn z. B. die Zugriffszeit auf den geteilten Speicher
gleich 560 ns ist, ist der Takt des Mikroprozessors auf 1,2
us geregelt, so daß eine andere Anwendung alle 1,2 us auf
den geteilten Speicher zugreifen kann. Diese Art der
Realisierung erlaubt es, Zugriffe auf den geteilten
Speicher auszuführen, ohne die Funktion des Mikroprozessors
zu verändern, wobei die Zugriffe der Anwendung auf den
Speicher für Letztere transparent sind.
-
Wenn jedoch die Zugriffe auf den geteilten Speicher mit
hoher Rate durchgeführt werden können müssen und der
Mikroprozessor ebenfalls Daten mit seiner maximalen
Funktionsfrequenz verarbeiten können muß, die von einem
Quarz vorgegeben ist, ist es nicht immer möglich, diese
Funktionsgeschwindigkeit herunterzusetzen. Dieses Verfahren
läuft somit darauf hinaus, die Funktion des Mikroprozessors
zu verlangsamen, um Zugriffe auf den geteilten Speicher zu
ermöglichen. Es wird z. B. auf die Patentanmeldung GB-2 011
681 verwiesen, die ein System zum Teilen der Zugriffszeit
auf einen geteilten Speicher zwischen einer Anwendung und
einem Prozessor beschreibt, wobei dieses System eine
Verlangsamung der Funktion des Prozessors bei Zugriffen der
Anwendung auf den geteilten Speicher erfordert.
-
Zusammenfassend erfordern die existierenden Speicher-
Direktzugriffsprozesse sämtlich die Unterbrechung der
Verarbeitung der Daten durch den Mikroprozessor oder eine
Verlangsamung dieser Verarbeitung, um einen Austausch von
Daten zwischen einer Anwendung und dem geteilten Speicher
zu ermöglichen.
-
Aus dem österreichischen Patent Nr. 389 014 ist ferner ein
System zum Steuern einer Photosatzmaschine bekannt. Dieses
System verwendet einen Mikroprozessor, einen als
Programmspeicher benutzten statischen Speicher und einen
dynamischen Speicher, der als Datenspeicher arbeitet und
über eine Tastatur eingegebenen Text empfängt. Die
Auffrischung der Daten des dynamischen Speichers wird
sichergestellt durch eine Reaktivierungsschaltung, die
aktiviert wird, wenn der Mikroprozessor auf den statischen
Speicher zugreift. Auf diese Weise werden die
Zugriffsperioden des Mikroprozessors auf den statischen
Speicher genutzt, um den dynamischen Speicher zu
reaktivieren.
-
Dieses Dokument beschreibt jedoch keinen Zugriff auf einen
Speicher, der von zwei Anwendungen ausgeführt werden können
muß, von denen der Mikroprozessor eine bildet.
-
Die vorliegende Erfindung hat insbesondere zum Ziel, diese
Nachteile zu beheben.
-
Genauer gesagt ist eines der Ziele der Erfindung, ein
System zum Teilen der Zugriffszeit auf einen gemeinsamen
Speicher für wenigstens zwei Anwendungen zu liefern, wobei
der Mikroprozessor eine dieser Anwendungen bildet, und
wobei die Speicherdirektzugriffs-Übertragungen ausgeführt
werden, ohne die Funktion des Mikroprozessors zu
verlangsamen.
-
Dieses Ziel sowie andere, die nachfolgend deutlich werden,
wird erreicht mit Hilfe eines Systems nach Anspruch 1.
-
Das erfindungsgemäße System ermöglicht so einer Anwendung,
auf den geteilten Speicher zuzugreifen, während der
Prozessor auf seinen Codespeicher zugreift. Die Funktion
des Prozessors wird deshalb nicht verlangsamt, und die
Datenübertragung zwischen der Anwendung und dem geteilten
Speicher ist für den Prozessor transparent.
-
Gemäß einer bevorzugten Ausgestaltung der Erfindung ist der
Prozessor durch einen Mikrocontroller gebildet, der den
Generator des Zugriffssignals auf den Codespeicher umfaßt.
-
Vorteilhafterweise ist das Codespeicher-Zugriffssignal vom
Typ PSEN, erzeugt von einem Mikrocontroller der 8031-
Familie von INTEL (eingetragenes Warenzeichen).
-
Gemäß einer anderen Ausgestaltung ist der Prozessor durch
einen Mikroprozessor gebildet, und das Codespeicher-
Zugriffssignal ist durch ein Signal vom Typ "Chip Select"
gebildet, das von einem Adressdecoder außerhalb des
Mikroprozessors erzeugt wird, der den Generator des
Codespeicher-Zugriffssignals bildet.
-
Das erfindungsgemäße System ist somit anwendbar auf jeden
Typ von Mikroprozessor.
-
Vorzugsweise umfaßt die Zugriffsverwaltung Drei-Zustands-
Treiber, die die Umschaltung bewerkstelligen.
-
Ein Pufferspeicher ist vorteilhafterweise zwischen die
Anwendung und die Zugriffsverwaltung eingefügt, um eine
Ratenanpassungsfunktion auszuführen.
-
Andere Merkmale und Vorteile der Erfindung ergeben sich aus
der Lektüre der nachfolgenden Beschreibung einer
bevorzugten Ausgestaltung der Erfindung, die als
verdeutlichendes und nicht einschränkendes Beispiel
angegeben wird, und den beigefügten Zeichnungen. Es zeigen:
-
Fig. 1 ein Blockdiagramm eines Datenübertragungssystems,
das einen Prozessor und eine Anwendung einsetzt,
die sich einen gemeinsamen Speicher teilen, gemäß
einer bevorzugten Ausgestaltung der Erfindung;
-
Fig. 2 ein Zeitdiagramm, das die zeitliche Aufteilung
des Zugriffs auf den geteilten Speicher zwischen
dem Prozessor und der Anwendung aus Fig. 1
zeigt, wobei der Prozessor durch einen
Mikrocontroller der 8031-Familie von INTEL
(eingetragenes Warenzeichen) gebildet ist;
-
Fig. 3 ein Zeitdiagramm, das zwei aufeinander folgende
Zugriffe auf den geteilten Speicher zeigt, die
während eines einzigen Zugriffs des Prozessor auf
seinen Festwertspeicher ausgeführt werden.
-
Fig. 1 ist ein Blockdiagramm einer bevorzugten
Ausgestaltung der Erfindung, bei der ein Prozessor und eine
andere Anwendung sich einen gemeinsamen Speicher, im
folgenden als geteilter Speicher bezeichnet, teilen.
-
Die Erfindung beruht auf der Anwendung des Prinzips, das,
während der Prozessor auf seinen Codespeicher zugreift, der
typischerweise durch einen Festwertspeicher (ROM) gebildet
ist, der geteilte Speicher (RAM) von diesem Prozessor nicht
benutzt wird. Es ist deshalb möglich, daß während dieser
Zugriffszeiten auf dem ROM-Speicher durch den Prozessor
eine andere Anwendung den RAM-Speicher adressiert, um dort
Daten zu lesen und/oder zu schreiben.
-
Fig. 1 zeigt einen Prozessor 10, der über einen ersten
Adress- und Datenbus 15 an einen Codespeicher 14 (ROM)
angeschlossen ist. Dieser Bus überträgt auch Steuersignale
vom Typ Lesen und Schreiben. Der Codespeicher 14 ist ein
Festwertspeicher und umfaßt Programmbefehle. Der Prozessor
10 greift auf diesen Festwertspeicher 14 zu, um dort seine
Befehle zu lesen und sie auszuführen. Der erste Bus 15 ist
ebenfalls an einen Port einer Zugriffsverwaltung 13
angeschlossen, um auf einen geteilten Speicher 12 zugreifen
zu können.
-
Das System umfaßt ferner eine Anwendung 11, die auf den
geteilten Speicher 12 zugreifen können muß. Hierfür umfaßt
sie einen Adress-, Daten- und Steuersignalbus 19, der einen
zweiten Bus des Systems bildet und an einen anderen Port
der Zugriffsverwaltung 13 angeschlossen ist. Die
Zugriffsverwaltung 13 verhält sich wie ein Busumschalter,
d. h. sie erlaubt es der Anwendung 11, auf den geteilten
Speicher 12 zuzugreifen, wenn der Prozessor 10 auf seinen
Festwertspeicher 14 zugreift. Der geteilte Speicher 12 ist
hierfür an einen dritten Port, der einen "gemeinsamen
Punkt" des so gebildeten Umschalters darstellt, über einen
dritten Bus 16 angeschlossen. Ein Zugriff des Prozessors 10
auf den Festwertspeicher 14 wird durch die Erzeugung eines
ROM-Zugriffssignals erfaßt, das auf einer Steuerverbindung
17 übertragen wird. Dieses Signal wird sowohl an die
Zugriffsverwaltung 13 als auch an das ROM 14 angelegt. Das
ROM-Zugriffssignal ist z. B. ein logischer Pegel, der ein
Auswahlsignal (Chip Select) bildet, das für den ROM-
Speicher 14 bestimmt ist. Dieses Signal wird dann von
Adress-Decodiermitteln 18 ausgegeben, die Mittel zu
Erzeugen des ROM-Zugriffssignals durch den Prozessor
darstellen, die parallel an den Adressbus des durch einen
Mikroprozessor gebildeten Prozessors 10 angeschlossen sind,
und geht in den aktiven Zustand über, sobald der
Mikroprozessor 10 auf das ROM 14 zugreift.
-
Gemäß einer anderen Ausgestaltung ist das Auswahlsignal ein
Signal vom Typ PSEN, das direkt vom Prozessor 10 erzeugt
wird. Der Prozessor ist dann ein Mikrocontroller, und die
Decodiermittel 18 werden nicht gebraucht. Die Signale vom
Typ PSEN sind eigentümlich für Mikroprozessoren der 8031-
Familie von INTEL (eingetragenes Warenzeichen), 8-Bit-
Mikrocontroller, und zeigen einen Zugriff des
Mikrocontrollers 10 auf den im ROM 14 enthaltenen Code an.
Dieses Signal PSEN wirkt auf die gleiche Weise wie ein ROM-
Auswahlsignal, d. h. es ist einem "Chip Select"-Signal
äquivalent.
-
Wenn ein solcher Zugriff auf das ROM 14 vom Prozessor 10
ausgeführt wird, empfängt die Zugriffsverwaltung 13 das
Zugriffssignal auf das ROM 14, das über die
Steuerverbindung 17 übertragen wird. Die Zugriffsverwaltung
13 führt dann eine Umschaltung ihrer Ports aus, um den
dritten Adress- und Datenbus 16 an den zweiten Adress- und
Datenbus 19 anzuschließen, wie mit gestrichelten Linien
dargestellt. Die Anwendung 11, z. B. bestehend aus einem
anderen Prozessor (Mikroprozessor oder Mikrocontroller),
kann dann auf den geteilten Speicher 12 zugreifen, um dort
Daten zu schreiben und/oder zu lesen. Die
Zugriffsverwaltung 13 stellt auch eine Umschaltung der vom
Mikrocontroller kommenden Steuersignale (Read und Write)
zum RAM-Speicher sicher, wenn der Mikrocontroller nicht auf
seinen Code zugreift, und verwaltet die Austauschsignale
zwischen der Anwendung 11 und dem RAM, wenn der
Mikrocontroller auf seinen Code zugreift. Die Anwendung 11
sieht dann die Zugriffsverwaltung 13 wie einen Speicher und
kann einen direkten Speicherzugriff ausführen. Wenn der
Prozessor 10 seinen Zugriff auf das ROM 14 beendet hat,
verschwindet das ROM-Zugriffssignal, und die
Zugriffsverwaltung 13 stellt die Verbindung zwischen dem
ersten Bus 15 und dem dritten Bus 16 wieder her, so daß der
Prozessor 10 auf den geteilten Speicher 12 zugreifen kann.
-
Die Zugriffsverwaltung 13, die die Umschaltung der
Adressen, der Daten und die Verwaltung der Steuersignale
sicherstellt, ist z. B. durch Drei-Zustands-Treiber
gebildet, die bidirektional für die Daten und
monodirektional für die Adressen und die Steuersignale
sind. Die Laufrichtung der Daten ist durch die Lese- und
Schreibsignale bestimmt, die von der Anwendung und dem
Prozessor erzeugt werden. So ist es möglich, für den
Prozessor 10 und die Anwendung 11, im geteilten Speicher 12
sowohl zu lesen als auch zu schreiben. Selbstverständlich
ist diese Ausgestaltung nur als Hinweis angegeben, und
andere Ausgestaltungen sind möglich.
-
Da der Zugriff auf den geteilten Speicher 12 von der
Anwendung 11 ausgeführt wird, während der Prozessor 10 auf
seinen im ROM 14 gespeicherten Code zugreift, wird die
Funktion des Prozessors 10 nicht verlangsamt.
-
Der Prozessor 10 führt zwangsläufig eine gewisse Zahl von
Zugriffen auf seinen Code aus, und diese Zugriffsperioden
werden in der vorliegenden Erfindung genutzt, weil das RAM
nicht verwendet wird. Der Ablauf des im ROM gespeicherten
Programms ermöglicht also zwangsläufig die Anwendung der
Erfindung. Wenn jedoch die im Codespeicher 14 gespeicherten
Befehle häufige Zugriffe des Prozessors 10 auf den
geteilten Speicher 12 erfordern, ist die Rate der Daten,
die zwischen der Anwendung 11 und diesem geteilten Speicher
12 übertragen werden kann, dadurch beeinträchtigt.
-
Fig. 2 ist ein Zeitdiagramm, das die zeitliche Aufteilung
des Zugriffs auf den geteilten Speicher 12 zwischen dem
Prozessor 10 und der Anwendung 11 für einen Programmbefehl
darstellt, der eine erhebliche Zugriffszeit des Prozessors
10 auf den geteilten Speicher 12 erfordert.
-
Dieses Zeitdiagramm entspricht der Ausführung eines
Befehles MOVX @DPTR,A durch einen Mikrocontroller 80C154
der Familie 80C31 von INTEL (eingetragenes Warenzeichen).
Wie nachfolgend beschrieben wird, ist dieser Programmbefehl
einer der ungünstigsten für die Anwendung der Erfindung.
Bei ihm ist nämlich die Zeit zwischen zwei aufeinander
folgenden PSEN-Signalen maximal, und deshalb kann auf
Grundlage dieses Typs von Befehl die garantierte minimale
Rate für die Datenübertragung zwischen der Anwendung und
dem geteilten RAM-Speicher bestimmt werden. Bei der
Ausführung dieses Befehls überträgt der Mikrocontroller die
Daten vom Akkumulator A zum geteilten Speicher an der in
einem internen 16-Bit-Register DPTR des Mikrocontrollers
enthaltenen Adresse. Diese Operation besteht somit darin,
ein Datum in den geteilten Speicher zu schreiben, und
erfordert zwei Prozessorzyklen M1, M2, jeweils bestehend
aus 6 Unterintervallen S1 bis S6. Das Signal XTAL1 ist
dasjenige, das vom Quarz erzeugt wird und jedes
Unterintervall erfordert zwei Taktperioden. Der
Mikrocontroller umfaßt zwei Ports PORT 0 und PORT 2, und
die Adressen und Daten werden auf diesen zwei Ports
gedemultiplext. PORT 0 ist den niedrigen Adressen (A0 bis
A7) und den Daten (D0 bis D7) und PORT 2 den hohen Adressen
(A8 bis A15) vorbehalten. Der Mikrocontroller erzeugt ein
erstes PSEN-Signal ab der zweiten Periode des
Unterintervalls S3 bis zum Ende des Unterintervalls S4,
entsprechend einer Periode P1. Anschließend wird dieses
Codespeicher-Zugriffssignal während einer Periode P2
inaktiviert, bevor es während einer neuen Periode P1 von
neuem vorhanden ist. Die Periode P2 entspricht dem
maximalen Abstand zwischen zwei PSEN-Signalen.
-
Die Ausführung dieses Befehls erfordert also eine lange
Zugriffszeit des Mikrocontrollers 10 auf den geteilten
Speicher 12 (Periode P2). Folglich muß man, um die minimale
Rate von Daten herauszufinden, die zwischen der Anwendung
11 und dem geteilten Speicher 12 übertragen werden können,
den Fall annehmen, wo alle im ROM-Speicher 14 enthaltenen
Befehle von diesem Typ sind. In diesem ungünstigsten Fall
berücksichtigt man anschließend die Frequenz des den
Mikroprozessor steuernden Quarzes, um davon die Dauer des
PSEN-Signals abzuleiten. Wenn z. B. die Schwingfrequenz des
Quarzes 16 MHz ist, ist die Dauer des PSEN-Signals:
-
Von dieser Periode P1 müssen feste Zeiten abgezogen werden,
die durch die logischen Stufen des so gebildeten Systems
verursacht sind, um die maximale Zugriffszeit zu erhalten,
über die die Anwendung 11 verfügt, um auf den geteilten
Speicher 12 zuzugreifen. Wenn die Anwendung 11 in jeder
Periode P1 einen Zugriff ausführen kann, ist die minimale
Datenübertragungsrate somit 1/(P1 + P2).
-
Zum Beispiel bei einer Arbeitsfrequenz des Mikrocontrollers
von 16 MHz erlaubt ein statischer geteilter Speicher mit
Zugriffszeiten in der Größenordnung von 85 ns unter
Berücksichtigung der Übergangszeiten aufgrund der logischen
Stufen, eine Übertragung von Daten zwischen dem RAM und der
Anwendung 11 auszuführen. Eine solche Zugriffszeit
ermöglicht die Verwendung eines RAM von mittlerer
Geschwindigkeit. Selbstverständlich kann die Anwendung 11,
wenn das RAM kürzere Zugriffszeiten hat und/oder die
Funktionsfrequenz des Prozessors kleiner als 16 MHz ist,
mehrere Zugriffe auf den geteilten Speicher während eines
einzigen Zugriffs des Prozessors auf seinen
Festwertspeicher ausführen.
-
Fig. 3 ist ein Zeitdiagramm, das zwei aufeinanderfolgende
Zugriffe auf den geteilten Speicher durch die Anwendung 11
zeigt, die während eines einzigen Zugriffs eines
Mikrocontrollers auf seinen Festwertspeicher ausgeführt
werden.
-
Die Zeitdiagramme sind in positiver Logik dargestellt. Wenn
der Mikrocontroller auf den Festwertspeicher zugreift
(erstes Zeitdiagramm), erzeugt er das PSEN-Signal. Zwei
aufeinanderfolgende Zugriffe auf den geteilten Speicher
(zweites Zeitdiagramm) werden dann während der
Aktivierungsdauer des PSEN-Signals durch die Anwendung 11
durchgeführt. Diese Operation wiederholt sich bei jeder
Aktivierung des PSEN-Signals. Die Dauer des PSEN-Signals
ist mit P1 bezeichnet, und die Zahl der Zugriffe auf den
geteilten Speicher durch die Anwendung 11 während der Dauer
P1 ist mit M bezeichnet. In dieser Figur ist M = 2. Die
maximale Datenrate in Bytes zwischen dem geteilten Speicher
und der Anwendung 11 = M · N/T, wobei T eine Referenzperiode
ist, während derer der Mikrocontroller N mal auf den
Codespeicher (ROM) zugreift. Die Zahl N ist für eine
gegebene Funktionsfrequenz des Prozessors bestimmt durch
eine Folge von Befehlen, die jeweils eine maximale
Zugriffszeit des Prozessors auf den geteilten Speicher
erfordern, vom Typ MOVX @DPTR,A für einen Mikrocontroller
8031 von INTEL (geschütztes Warenzeichen).
-
Der Zugriff der Anwendung 11 auf den geteilten Speicher 12
kann über einen Pufferspeicher erfolgen, der zwischen der
Zugriffsverwaltung 13 und der Anwendung 11 eingefügt ist.
So wird eine Anpassung von Zugriffszeiten bewerkstelligt.
-
Die Funktion der Anwendung ist völlig asynchron in Bezug
auf die des Prozessors, da die Zugriffe auf den geteilten
Speicher der Anwendung in Abhängigkeit vom Inhalt des im
ROM-Speicher enthaltenen Programms erlaubt werden. Es ist
auch möglich, die Datenaustäusche zwischen dem Prozessor
und der Anwendung zu synchronisieren, indem den Daten des
geteilten Speichers Flags zugeordnet werden.
-
Es ist auch möglich, die in dem gemeinsamen Speicher
gespeicherten Daten zu teilen, d. h., es einer oder mehreren
Anwendungen zu überlassen, einen Teil oder alle im
gemeinsamen Speicher enthaltenen Daten zu verarbeiten. Die
Gesamtheit oder ein Teil der Verarbeitung wird dann
unterverarbeitet, und der Mikroprozessor kann andere
Verarbeitungsaufgaben ausführen.
-
Ein anderer Vorteil der Erfindung ist, daß für das im
Festwertspeicher gespeicherte Programm die geteilte
Benutzung des RAMs völlig transparent ist, wenn das RAM in
zwei unterschiedliche Speicherfelder aufgeteilt ist. Das
RAM-Gehäuse kann ein einziges sein. Dieser Vorteil läßt
sich an folgendem Beispiel verdeutlichen:
-
Ein System soll einen Mikrocontroller und einen
zugeordneten Codespeicher umfassen. Die Ausführung des
Programms erfordert 18 kB RAM-Speicher, und der
Mikrocontroller darf in seiner Ausführung nicht gebremst
werden. Eine Datenübertragungsanwendung benötigt 10 kB RAM,
z. B. um eine Datenverschiebungsfunktion auszuführen. Die
herkömmliche Lösung besteht darin, ein RAM-Gehäuse von 32
kB (nächstgrößere Gehäusegröße oberhalb 18 kB) dem
Mikroprozessor und ein RAM-Gehäuse von 32 kB der
Datenübertragungsfunktion zuzuordnen. Bei Anwendung des
Prinzips der Erfindung reicht ein einziges RAM-Gehäuse von
32 kB aus. Man vermindert so die Speichergröße, die Kosten
und den Verbrauch des Systems.
-
Selbstverständlich ist es möglich, mehreren verschiedenen
Anwendungen einen Zugriff auf den geteilten Speicher zu
erlauben. Eine Prioritätsverwaltung wird dann zwischen die
Zugriffsverwaltung 13 und die verschiedenen Anwendungen
eingefügt. Die Prioritätsverwaltung kann z. B. einer ersten
Anwendung eine erste Zugriffszeit während der Dauer P1
zuordnen, wobei eine zweite Zugriffszeit während dieser
gleichen Dauer P1 einer zweiten Anwendung vorbehalten ist.
Andere Ausgestaltungen sind möglich, insbesondere die
Einrichtung einer rotierenden Priorität zwischen den
verschiedenen Anwendungen.