CZ288350B6 - Monolithically integrated planar semiconductor arrangement - Google Patents

Monolithically integrated planar semiconductor arrangement Download PDF

Info

Publication number
CZ288350B6
CZ288350B6 CZ1998192A CZ19298A CZ288350B6 CZ 288350 B6 CZ288350 B6 CZ 288350B6 CZ 1998192 A CZ1998192 A CZ 1998192A CZ 19298 A CZ19298 A CZ 19298A CZ 288350 B6 CZ288350 B6 CZ 288350B6
Authority
CZ
Czechia
Prior art keywords
semiconductor arrangement
zone
monolithically integrated
planar semiconductor
transistor
Prior art date
Application number
CZ1998192A
Other languages
English (en)
Other versions
CZ19298A3 (cs
Inventor
Hartmut Michel
Christian Pluntke
Alfred Goerlach
Original Assignee
Bosch Gmbh Robert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert filed Critical Bosch Gmbh Robert
Publication of CZ19298A3 publication Critical patent/CZ19298A3/cs
Publication of CZ288350B6 publication Critical patent/CZ288350B6/cs

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)
  • Thyristors (AREA)

Description

Oblast techniky
Vynález se týká monoliticky integrované planární polovodičové uspořádání s alespoň jedním přechodem PN, který je tvořen nosnou vrstvou mající vodivost prvního typu a zónou mající vodivost opačného typu, vloženou do nosné vrstvy, s krycí elektrodou uspořádanou v pasivační vrstvě, která pokrývá zónu prostorového náboje přechodu PN vznikající v závěrném provozu, a s napěťovým děličem, který je připojen paralelně k přechodu PN, a jehož odbočka je spojena s krycí elektrodou.
Dosavadní stav techniky
Z evropského patentového spisu EP 99 897 je již známo polovodičové uspořádání, u kterého je v nosné vrstvě se slabým dotováním vodivosti prvního typu vložena zóna vodivosti druhého typu, která tvoří s nosnou vrstvou přechod PN. Aby se ovlivnilo průrazné napětí mezi vloženou zónou a nosnou vrstvou, je na povrchu umístěna krycí elektroda, která je od nosné vrstvy oddělena tenkou vrstvou kysličníku. Průrazné napětí přechodu PN se nastaví nastavením potenciálu této krycí elektrody prostřednictvím děliče napětí.
Z evropského patentového spisu EP 179 099 je rovněž známo takové polovodičové uspořádání, u kterého je napěťový dělič vytvořen integrovanými odpory, které jsou rozdílně silně dotovány. Z toho plyne určitá kompenzace teplotní závislosti průrazného napětí. Rozdílně dotované odpory děliče přitom potřebují dodatečné kroky zpracování. Takové odpory dále ještě potřebují poměrně velké plochy čipů.
Podstata vynálezu
Výše uvedené nedostatky odstraňuje monoliticky integrované planární polovodičové uspořádání s alespoň jedním přechodem PN, který je tvořen nosnou vrstvou mající vodivost prvního typu a zónou mající vodivost opačného typu, vloženou do nosné vrstvy, s krycí elektrodou uspořádanou v pasivační vrstvě, která pokrývá zónu prostorového náboje přechodu PN vznikající v závěrném provozu, a s napěťovým děličem, který je připojen paralelně k přechodu PN, a jehož odbočka je spojena s krycí elektrodou, podle vynálezu, jehož podstatou je, že napěťový dělič je integrován v polovodičovém uspořádáni a má prvky s kladnými a zápornými teplotními součiniteli.
Podle výhodného provedení vynálezu obsahují prvky s kladnými teplotními součiniteli Zenerovy diody.
Prvky skladnými teplotními součiniteli s výhodou obsahují odpory integrované v polovodičovém prvku.
Podle výhodného provedení vynálezu prvky se zápornými teplotními součiniteli obsahují tranzistory integrované v polovodičovém uspořádání, přičemž mezi bází a emitorem je uspořádán odpor a mezi bází a kolektorem je uspořádán další odpor.
Tranzistor je s výhodou integrován ve vložené zóně vodivosti druhého typu.
Vložená zóna vodivosti prvního typu s výhodou tvoří kolektor tranzistoru.
-1 CZ 288350 B6
Podle výhodného provedení vynálezu je pod krycí elektrodou v oblasti prostorového náboje *. uspořádána silně dotovaná zóna vodivosti prvního typu.
Polovodičové uspořádání podle vynálezu má naproti tomu výhodu, že teplotní závislost 5 průrazného napětí je zvlášť dobře kompenzována. Přitom nejsou k výrobě napěťového děliče potřebné žádné dodatečné kroky zpracování a potřeba plochy čipů pro integrovaný dělič napětí je malá.
Prvky s kladnými teplotními činiteli se tedy zvlášť jednoduše vytvoří s odpory. Zenerovými 10 diodami, případně kombinací obou prvků. Pro součástku se záporným teplotním součinitelem se dá jednoduchým způsobem použít tranzistor, jehož napětí emitor-báze má záporný teplotní průběh. Tento tranzistor je účelně integrován v nosné vrstvě, což zejména přináší úsporu místa, když je vložená zóna použita společně jako kolektor pomocného tranzistoru. Pro zvlášť přesně definované průrazné napětí je výhodné použití silně dotované zóny s vodivostí typu nosné vrstvy 15 v oblasti zóny prostorového náboje.
Přehled obrázků na výkresech
Na obr. 1 je uveden příčný řez obvyklým polovodičovým uspořádáním, na obr. 2 je příčný řez polovodičovým uspořádáním podle vynálezu se symbolickým znázorněním děliče napětí, na obr. 3 je polovodičové uspořádání podle obr. 2 s vloženými difuzními zónami pro tranzistor a na obr. 4, 5 a 6 je pohled na příklad provedení vynálezu.
Příklady provedení vynálezu
Na obr. 1 je uvedeno polovodičové uspořádání podle EP 99 897. Polovodičové uspořádání má nosnou vrstvu se slabě n dotovanou horní vrstvou 1 a se silně n dotovanou spodní vrstvou 2. 30 Spodní vrstva 2 má kontakt přes pokovení 2a na zadní straně. Na horní straně nosné vrstvy je v horní vrstvě 1 vložena slabá P difúze 3 a silná N difúze 4, které jsou dále označeny jako π difúze 3 aN+ difúze 4. Na horní straně nosné vrstvy je upraven krycí oxid jako pasivační vrstva 5 s krycí elektrodou 6 uspořádanou na něm. Kiycí elektroda 6 a pasivační vrstva 5 pokrývají oblast horní vrstvy 1, která je umístěna mezi π difúzí 3 a N+ difúzí 4. Dále je upraveno 35 připojovací pokovení 3a ke kontaktování π difúze 3. Pro zaručení ohmického kontaktu je pod připojovacím pokovením 3a uspořádáno ještě silné P dotování, které ale není zde z důvodů přehlednosti uvedeno. Připojovací pokovení 3a je spojeno se záporným pólem, pokovení 2a s kladným pólem provozního napětí U. Krycí elektroda 6 je spojena s odbočkou napěťového děliče s odpory Rl. R2, která je uspořádána mezi kladným a záporným pólem provozního napětí. 40 Potenciál krycí elektrody je tímto děličem napětí přiřazen na hodnotu mezi kladným a záporným provozním napětím. N+ difúze 4 má rovněž potenciál pokovení 2a zadní strany.
Funkce tohoto uspořádání je podrobně popsána právě v EP 99 897. Účelem uvedeného zařízení je řiditelné nastavení průrazného napětí mezi π difúzí 3 a nosnou vrstvou. Průrazným napětím se 45 přitom rozumí maximální možné závěrné napětí, které může existovat mezi π difúzí 3 an dotovanou nosnou vrstvou. V důsledku bezprostřední blízkosti π difúze 3 a N+ difúze 4 dojde k průrazu mezi těmito dvěma zónami. Potenciálem na krycí elektrodě 6 se dá průrazné napětí ovlivnit, zvláště může být průrazné napětí optimalizováno správným nastavením poměru odporů Rl a R2. Přitom je kromě co možno vysokého průrazného napětí žádoucí, aby mohla být co 50 možno přesně regulována absolutní hodnota průrazného napětí. Přitom má být zvláště hodnota průrazného napětí nezávislá na provozní teplotě polovodičové součástky.
-2CZ 288350 B6
Na obr. 2 je uveden první příklad provedení polovodičové součástky podle vynálezu. Stejně působící prvky jsou označeny stejnými vztahovými značkami jako na obr. 1. Na rozdíl proti dosavadnímu stavu techniky podle obr. 1, má příklad provedení podle obr. 2 zlepšený dělič napětí. S kolektorem PNP tranzistoru TR, uváděného rovněž jako pomocný tranzistor TR, je spojen záporný pól napájecího napětí a tím také připojovací pokovení 3a π difúze 3. Emitor pomocného tranzistoru TR je spojen s odporem R2. Cesta emitor-báze pomocného tranzistoru TR je přemostěna odporem RT1 a cesta báze-kolektor pomocného tranzistoru TR je přemostěna odporem RT2. Odpor R2 je spojen s anodou Zenerovy diody Z2a. Katoda Zenerovy diody Z2a je spojena s napěťovou odbočkou pro kiycí elektrodu 6 a s přípojem odporu Rl. Druhý přípoj odporu Rl je spojen s anodou Zenerovy diody Zle. Katoda Zenerovy diody Zle je spojena s anodou další Zenerovy diody Zlb. Katoda Zenerovy diody Zlb je spojena s anodou Zenerovy diody Zla. Katoda Zenerovy diody Zla je spojena se silným dotováním neboli N+ difúzí 4, pokovením 2a zadní strany a kladným přívodem napájecího napětí.
Průrazné napětí U závisí podle následujícího vzorce na úbytcích napětí na jednotlivých součástkách napěťového děliče:
U = U1 x {UR1 + UR2 + UZ(n + m) + UCE}/{UR1 + mUZ}.
Přitom UR1 a UR2 jsou úbytky napětí na odporech Rl, R2; UZ je úbytek napětí na každé Zenerově diodě, m + n je počet právě použitých Zenerových diod, přičemž zde jen = lam = 3 a U1 je průrazné napětí, které vznikne, když úbytek napětí mezi anodou A a krycí elektrodou D je nulový. Úbytek napětí UCE na cestě báze-emitor pomocného tranzistoru TR závisí podle následujícího vzorce na napětí báze-emitor UBE tranzistoru TR:
UCE = UBE x (1 + RT2/RT1).
Zenerovy diody Z1 a Z2 pracují podle lavinového efektu a mají proto kladný teplotní součinitel. Dále mají kladné teplotní součinitele odpory Rl, R2, RT1 a RT2, to znamená, že jejich odpor se zvětšuje se stoupající teplotou. Napětí U1 má rovněž kladný teplotní součinitel. Úbytek na pomocném tranzistoru TR je určen úbytkem napětí UBE na cestě báze-emitor. Tento úbytek napětí má záporný teplotní součinitel. Protože tím má napěťový dělič prvky s kladnými a zápornými teplotními součiniteli, může být teplotní závislost na odbočce děliče napětí v širokém rozsahu kompenzována. Vhodnou volbou hodnot odporů, napětí Zenerových diod a pomocného tranzistoru TR se tak dá dosáhnout toho, že průrazné napětí součástky je v širokém rozsahu nezávislé na teplotě. Všechny použité součástky mohou být dále běžnými technikami integrovány v nosné vrstvě zvláště při úspoře místa. Tak se vytvoří zvlášť jednoduše polovodičový prvek s definovaným průrazným napětím.
Na obr. 3 je polovodičový prvek z obr. 2 znázorněn natolik konkrétně, že pomocný tranzistor nakreslený v obr. 2 jenom jako symbol, je na obr. 3 znázorněn jako difúzí zóny s odpovídajícími připojovacími kontakty. V π difúzi 3 je pro pomocný tranzistor TR vložena slabě N dotovaná zóna 7 a P+ dotovaná zóna 8. P+ dotovaná zóna 8 tvoří emitor, slabě N dotovaná zóna 7 bázi a π difúze 3 kolektor pomocného tranzistoru TR. Pokovení 9 emitoru je připojeno mezi odpory RT1 a R2 a pokovení 10 báze pomocného tranzistoru TR je připojeno mezi odpory RT2 a RT1.
Zde je nutno poznamenat, že integrace pomocného tranzistoru TR v π difúzi 3 je možná jen na základě přiloženého potenciálu napěťového děliče. Při existenci závěrného napětí mezi π pokovením a N dotováním 1, 2, 4 nosné vrstvy dochází k vytvoření závěrné zóny, která
-3CZ 288350 B6 zasahuje do π difúze 3 případně N dotované horní vrstvy L Pokud závěrná zóna dosáhne slabě N dotované zóny 7, je funkce tranzistoru TR porušena (Punch-through). Protože jsou ale odpovídající napětí děličem napětí z odporů RT1, RT2 aplikována na slabě N dotovanou zónu 7, popřípadě π difúzi 3, zamezí se této funkční poruše pomocného tranzistoru TR. Je proto možné 5 bez dalších ochranných opatření integrovat pomocný tranzistor TR do π difúze 3.
Polovodičový prvek, popsaný na obr. 2 a 3, znázorňuje diodu mezi π difúzí 3 a n dotovanou nosnou vrstvou. Do π difúze 3 mohou však být vloženy ještě jiné difuzní zóny, aby se vytvořil například tranzistor. Dále mohou být upraveny v nosné vrstvě také jiné zóny, například pro 10 vytvoření Darlingtonova tranzistoru. Na dalších obr. 4, 5 a 6 je uveden pohled na integrovaný
Darlingtonův tranzistor, přičemž do nosné vrstvy jsou dodatečně integrovány ještě všechny prvky napěťového děliče známého z obr. 2 a 3.
Na obr. 4 je znázorněn pohled na horní slabě n dotovanou horní vrstvu 1 polovodičové nosné 15 vrstvy. Do této slabě n dotované horní vrstvy j. je nadifundována slabě dotovaná vrstva π vrstva.
Jak je již známo z obr. 2 a 3, největší rozsah zaujímá π vrstva π difúze 3. π difúze 3 zde tvoří bázi Darlingtonova tranzistoru. Slabě p dotovanou zónou 20 uspořádanou uvnitř π difúze 3 je vytvořena báze k tomu příslušného Darlingtonova budicího tranzistoru. Dále je upravena P vana 21 pro Zenerovy diody Zla až Zle. Další vana 22 je upravena pro Zenerovu diodu Z2a. 20 Podélným nadifundováním P proužků jsou vytvořeny odpory Rl a R2. Tyto odpory Rl aR2 vyúsťují vždy do přípojných oblastí 23, ve kterých je upraven přípoj pro pokovení.
Na obr. 5 je uveden pohled na několik slabých n dotování, která jsou vždy vložena do P zón, které byly uvedeny na obr. 4. Slabě dotované zóny 30 a 31 tvoří emitor Darlingtonova budicího 25 tranzistoru a Darlingtonova tranzistoru. Další slabě dotované zóny jsou upraveny pro odpory
RT1 aRT2 pomocného tranzistoru a pro bázi pomocného tranzistoru, tvořenou slabě N dotovanou zónou 7. Slabě dotované zóny 32 tvoří katody Zenerových diod Z1 a Z2. Dále se dá v pohledu poznat silná n difúze 4. Silná n difúze 4, která je vytvořeno přibližně ve tvaru rámu, přechází do silného n dotování 4a ve tvaru proužku, kterým jsou oblasti nosné vrstvy, ve kterých 30 jsou uspořádány Darlingtonovy tranzistory, odděleny od oblastí, ve kterých jsou uspořádány diody a odpory. Dále jsou na obr. 5 uvedeny ještě silně dotované p oblasti, které jsou vždy vloženy do slabě n dotovaných oblastí. Oblasti 33 tvoří anody Zenerových diod a jsou vloženy do slabě n dotovaných zón 32, tvořících katody. Silné p dotování 8 tvoří emitor pomocného tranzistoru TR a je vloženo do slabě N dotované zóny 7 báze.
Na obr. 6 je uveden pohled na polovodičový prvek, přičemž je znázorněno pokovení a kontaktní prvky. U kontaktních prvků se jedná o otvory v pasivačních vrstvách, které obyčejně pokrývají povrchy integrovaných polovodičů, ve kterých je kovová vrstva bezprostředně spojena s níže ležícími křemíkovými vrstvami. Kdyby přitom kovová vrstva byla položena na slabě dotovanou 40 oblast, byla by přechodem kov-polovodič vytvořena Schottkyho dioda. Takovým diodám se dá zamezit, když se v prvcích pro ohmický kontakt upraví silné dotování.
Srovnáním obr. 6 a 4 se zjistí, že pokovení 50 vytvoří přípoj báze Darlingtonova budicího tranzistoru. Srovnáním obr. 6 a 5 se zjistí, že pokovením 51 je připojen emitor 31 Darlingtonova 45 tranzistoru. Pod pokovením 50 je upraveno ještě silné P+ dotování, aby se bezpečně zajistil ohmický kontakt k oblasti báze tvořené slabě p dotovanou zónou 20. Pod pokovením 51 je upraveno ještě silné N+ dotování, aby se emitor, tvořený slabě dotovanou zónou 31. kontaktoval ohmickým kontaktem. Odpovídající kontaktní prvky zde nejsou v obr. 4 a 5 z důvodů jednoduchosti znázorněny. Připojovacím pokovením 3a je emitor, tvořený slabě dotovanou 50 zónou 30, (viz obr. 5) Darlingtonova budicího tranzistoru spojen s bází, tvořenou π difúzí 3, (viz obr. 4) Darlingtonova tranzistoru. Na výkresu jsou odpovídající kontaktní prvky z důvodů jednoduchosti zase vynecháno.
-4CZ 288350 B6
Z obr. 5 se zjistí, že pokovením 53 a kontakty 60 je anoda 33 Zenerovy diody Zla spojena se silným dotováním 4. Proužkem 54 je potom anoda 33 Zenerovy diody Zla spojena s katodou Zenerovy diody Zlb. Odpovídajícím způsobem to platí pro kovový proužek 55. Kovovým proužkem 56 je anoda Zenerovy diody Zle spojena s vanou 21 uvedenou na obr. 4 a tím s odporem Rl. Kontaktem 61 je odpor R1 spojen s krycí elektrodou 6 ve tvaru rámu. Kontaktem 61 je tím vytvořena odbočka napěťového děliče. Kontaktem 62 a pokovením 57 je spojena katoda 32 (viz obr. 5) Zenerovy diody Z2a s pokovením 6, případně anoda 33 (viz obr. 5) s P vanou 22 (viz obr. 4) a tím s odporem R2. Odpor R2 je na svém druhém konci kontaktem 63 spojen s pokovením 9 pomocného tranzistoru TR. Pokovení 9 je potom kontaktem 64 spojeno s odporem RT1 a dotovanou zónou 8 emitoru pomocného tranzistoru TR (viz obr. 5). Báze tvořená slabě N dotovanou zónou 7 pomocného tranzistoru TR je potom pokovením JO a odpovídajícími kontakty spojena s odporem RT1 a odporem RT2 (viz obr. 5). Odpor RT2 je potom kontaktním otvorem 65 spojen s připojovacím pokovením 3a. Tímto připojovacím pokovením 3a je také vytvořen ohmický kontakt k π difúzi 3. Pokud jsou kontaktní otvory 60 až 65 v bezprostředním kontaktu se slabě dotovanými zónami, jsou pro vytvoření ohmického kontaktu upraveny ještě odpovídající silná dotování. Tato silná dotování nejsou na obrázcích z důvodů jednoduchosti znázorněna.
Protože jedna část napětí existujícího na napěťovém děliči prostřednictvím Zenerových diod Zl, Z2 a tranzistoru TR odpadá, mohou být odpory Rl a R2 vytvořeny poměrně malé. Celkově je celková spotřeba napěťového děliče použitím Zenerových diod zřetelně snížena oproti napěťovému děliči podle EP 99 897. Pomocným tranzistorem se dá dosáhnout v širokém rozsahu teplotní kompenzace napěťového děliče. Pro pomocný tranzistor TR se použijí jen dotované zóny, které musí tak jako tak být použity pro zde uvedené Darlingtonovy tranzistory. Tím nejsou pro pomocný tranzistor nutné žádné dodatečné výrobní kroky.
V obr. 1 až 6 se vychází z jedné N nosné vrstvy a jedné do ní vložené π difúze 3. Pro odborníka je však samozřejmé, že odpovídající dotované zóny mohou být vždy nahrazeny opačným dotováním. Jako příklad provedení byl zde uveden Darlingtonův tranzistor. Vynález se však dá použít u libovolných součástek, u kterých má být nastaveno průrazné napětí přechodu PN proti nosné vrstvě. Dále byl v předloženém příkladu použit pomocný tranzistor PNP, který může být stejně dobře nahrazen tranzistorem NPN.

Claims (7)

  1. PATENTOVÉ NÁROKY
    1. Monoliticky integrované planámí polovodičové uspořádání s alespoň jedním přechodem PN, který je tvořen nosnou vrstvou mající vodivost prvního typu a zónou mající vodivost druhého opačného typu, vloženou do nosné vrstvy, s krycí elektrodou (6) uspořádanou v pasivační vrstvě (5), která pokrývá zónu prostorového náboje přechodu PN vznikající v závěrném provozu, a s napěťovým děličem, který je připojen paralelně k přechodu PN, a jehož odbočka je spojena s krycí elektrodou (6), vyznačující se tím, že napěťový dělič je integrován v polovodičovém uspořádání a má prvky s kladnými a zápornými teplotními součiniteli.
  2. 2. Monoliticky integrované planámí polovodičové uspořádání podle nároku 1, vyznačující se tím, že prvky skladnými teplotními součiniteli obsahují Zenerovy diody (Zl, Z2).
    -5CZ 288350 B6
  3. 3. Monoliticky integrované planámí polovodičové uspořádání podle nároků 1 nebo 2, vyznačující se tím, že prvky skladnými teplotními součiniteli obsahují odpory (Rl, R2) integrované v polovodičovém prvku.
  4. 4. Monoliticky integrované planámí polovodičové uspořádání podle jednoho z předchozích nároků, vyznačující se tím, že prvky se zápornými teplotními součiniteli obsahují tranzistory (TR) integrované v polovodičovém uspořádání, přičemž mezi bází a emitorem je uspořádán odpor (RT1) a mezi bází a kolektorem je uspořádán další odpor (RT2).
  5. 5. Monoliticky integrované planámí polovodičové uspořádání podle nároku 4, vyznačující se tím, že tranzistor (TR) je integrován ve vložené zóně vodivosti druhého typu.
  6. 6. Monoliticky integrované planámí polovodičové uspořádání podle nároku 5, vyznačující se tím, že tranzistor (TR) má kolektor tvořený vloženou zónou (3) vodivosti prvního typu.
  7. 7. Monoliticky integrované planámí polovodičové uspořádání podle jednoho z předchozích nároků, vyznačující se t í m, že pod krycí elektrodou (6) v oblasti prostorového náboje je uspořádána silně dotovaná zóna (4) vodivosti prvního typu.
CZ1998192A 1995-07-22 1996-06-18 Monolithically integrated planar semiconductor arrangement CZ288350B6 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19526902A DE19526902A1 (de) 1995-07-22 1995-07-22 Monolithisch integrierte planare Halbleiteranordnung

Publications (2)

Publication Number Publication Date
CZ19298A3 CZ19298A3 (cs) 1998-07-15
CZ288350B6 true CZ288350B6 (en) 2001-05-16

Family

ID=7767592

Family Applications (1)

Application Number Title Priority Date Filing Date
CZ1998192A CZ288350B6 (en) 1995-07-22 1996-06-18 Monolithically integrated planar semiconductor arrangement

Country Status (7)

Country Link
US (1) US5952705A (cs)
EP (1) EP0843897B1 (cs)
JP (1) JPH11509369A (cs)
CZ (1) CZ288350B6 (cs)
DE (2) DE19526902A1 (cs)
HU (1) HU222930B1 (cs)
WO (1) WO1997004486A1 (cs)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10159473C2 (de) * 2001-12-04 2003-12-11 Bosch Gmbh Robert Halbleiterleistungsschaltungsanordnung
JP6275575B2 (ja) * 2014-07-09 2018-02-07 住友重機械イオンテクノロジー株式会社 イオン注入装置及びイオン注入装置の制御方法
DE102016104256B3 (de) * 2016-03-09 2017-07-06 Infineon Technologies Ag Transistorzellen und Kompensationsstruktur aufweisende Halbleitervorrichtung mit breitem Bandabstand

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1589707B2 (de) * 1967-12-09 1971-02-04 Deutsche ITT Industries GmbH 7800 Freiburg Temperaturkompensierte Z Diodenanord nung
DE2822035A1 (de) * 1978-05-20 1979-11-22 Leitz Ernst Gmbh Schaltungsanordnung zur kompensation des temperaturkoeffizienten von halbleiterstrecken
DE3416404A1 (de) * 1984-05-04 1985-11-07 Robert Bosch Gmbh, 7000 Stuttgart Monolithisch integrierte planare halbleiteranordnung und verfahren zu dessen herstellung
US4742021A (en) * 1985-05-05 1988-05-03 Burr-Brown Corporation Subsurface zener diode and method of making
US4677369A (en) * 1985-09-19 1987-06-30 Precision Monolithics, Inc. CMOS temperature insensitive voltage reference
US4766469A (en) * 1986-01-06 1988-08-23 Siliconix Incorporated Integrated buried zener diode and temperature compensation transistor
JPS6367766A (ja) * 1986-09-09 1988-03-26 Nec Corp 半導体装置
US4749889A (en) * 1986-11-20 1988-06-07 Rca Licensing Corporation Temperature compensation apparatus
DE4022022C2 (de) * 1989-07-12 1995-09-28 Fuji Electric Co Ltd Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
US5479046A (en) * 1990-06-28 1995-12-26 Robert Bosch Gmbh Monolithically integrated semiconductor arrangement with a cover electrode
DE4039662A1 (de) * 1990-12-12 1992-06-17 Bosch Gmbh Robert Monolithisch integrierte halbleiteranordnung
US5502338A (en) * 1992-04-30 1996-03-26 Hitachi, Ltd. Power transistor device having collector voltage clamped to stable level over wide temperature range
JP3125529B2 (ja) * 1993-08-23 2001-01-22 富士電機株式会社 半導体装置
JP3155134B2 (ja) * 1993-10-27 2001-04-09 ローム株式会社 半導体装置
DE4343140B4 (de) * 1993-12-17 2009-12-03 Robert Bosch Gmbh Halbleiteranordnung zur Beeinflussung der Durchbruchsspannung von Transistoren

Also Published As

Publication number Publication date
US5952705A (en) 1999-09-14
HUP9802885A3 (en) 2000-09-28
JPH11509369A (ja) 1999-08-17
HU222930B1 (hu) 2003-12-29
DE19526902A1 (de) 1997-01-23
EP0843897B1 (de) 2000-08-30
EP0843897A1 (de) 1998-05-27
WO1997004486A1 (de) 1997-02-06
DE59605829D1 (de) 2000-10-05
HUP9802885A2 (hu) 1999-04-28
CZ19298A3 (cs) 1998-07-15

Similar Documents

Publication Publication Date Title
US6573562B2 (en) Semiconductor component and method of operation
US5434443A (en) Semiconductor switch including a power transistor integrated with a temperature sensor therefor
US9735264B2 (en) Semiconductor switch with integrated temperature sensor
WO2009132162A2 (en) Integrated low leakage schottky diode
US4562454A (en) Electronic fuse for semiconductor devices
EP0103306B1 (en) Semiconductor protective device
US6060744A (en) Semiconductor device with a main current cell region and a current detecting cell region
US7420260B2 (en) Power semiconductor device for suppressing substrate recirculation current and method of fabricating power semiconductor device
KR100483671B1 (ko) 반도체장치
KR100272052B1 (ko) 파워 트랜지스터
EP0177513B1 (en) Integrated circuit and method for biasing an epitaxial layer
US5798538A (en) IGBT with integrated control
CZ288350B6 (en) Monolithically integrated planar semiconductor arrangement
US6479841B1 (en) Power component state detector
US20200295126A1 (en) Electronic Device Including a Semiconductor Body or an Isolation Structure Within a Trench
KR970005150B1 (ko) 수광소자 및 이를 구비한 광전자집적회로
US4374364A (en) Darlington amplifier with excess-current protection
US4260910A (en) Integrated circuits with built-in power supply protection
EP4170729A1 (en) Semiconductor device with sense element
US20070013032A1 (en) Bipolar power transistor and related integrated device with clamp means of the collector voltage
US6784487B2 (en) Monolithcally integrated semiconductor component
US10199291B2 (en) Sensor for a semiconductor device
US6144066A (en) Protection of the logic well of a component including an integrated MOS power transistor
US6057577A (en) Component of protection of an integrated MOS power transistor against voltage gradients
US9406755B2 (en) Smart semiconductor switch

Legal Events

Date Code Title Description
PD00 Pending as of 2000-06-30 in czech republic
MM4A Patent lapsed due to non-payment of fee

Effective date: 20040618