CZ223297A3 - Power supply unit - Google Patents
Power supply unit Download PDFInfo
- Publication number
- CZ223297A3 CZ223297A3 CZ972232A CZ223297A CZ223297A3 CZ 223297 A3 CZ223297 A3 CZ 223297A3 CZ 972232 A CZ972232 A CZ 972232A CZ 223297 A CZ223297 A CZ 223297A CZ 223297 A3 CZ223297 A3 CZ 223297A3
- Authority
- CZ
- Czechia
- Prior art keywords
- transistor
- current source
- switch
- transistors
- collector
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Solid-Sorbent Or Filter-Aiding Compositions (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
Abstract
Description
Oblast_techniky. -- _{Technique. - _ {
Vynález se týká proudového zdroje pro napájení zátěže proudem, přičemž zdroj konstantního proudu obsahuje tranzistor, kaskádový tranzistor, pracující jako sledovač, zesilovací tranzistor a interní prou dový zdroj, tranzistor proudového zdroje, kaskádvový tranzistor a zesilovací tranzistor jsou MOS tranzistory, t.j. metal oxide semiconductor, t.j. polovodiče s vrstvou kysličníku křemíku, vodivostního typu P nebo N s bází, emitorem a kolektorem, tranzistor proudového zdroje a kaskádový tranzistor jsou zapo jeny v sérii, přičemž zdroj konstantního proudu je napájen provozním napětím, které je uzemněno, zátěž v případe tranistoru vodivostního typu P je uspořádaná mezi kolektorem a kaskádovým tranzistorem a v případě tranzistoru vodivostního typu N je uspořádaná mezi kolektorem kaskádového tranzistoru a provozním napětím.The invention relates to a current source for powering a load, wherein the constant current source comprises a transistor, a cascade transistor operating as a follower, an amplification transistor and an internal current source, the current source transistor, the cascade transistor and the amplification transistor are MOS transistors. ie semiconductors with a layer of silicon oxide, conductivity type P or N with base, emitter and collector, current source transistor and cascade transistor are connected in series, the constant current source being supplied with operating voltage which is grounded, load in case of conductive type transistor P is arranged between the collector and the cascade transistor and, in the case of a conductivity type N transistor, is arranged between the collector of the cascade transistor and the operating voltage.
Takovéto proudové zdroje jsou vhodné například pro vytváření vysoce konstantních proudů s širokým výstupním rozsahem řízení. Používají se výhodně v ope račních zesilovacích, v zesilovačích s velkou strmostí zesílení, ve vypínací technice a v analogo-digitálních převodnících a pod,Such power sources are suitable, for example, for generating highly constant currents with a wide control output range. They are preferably used in operational amplifiers, in amplifiers with high steep amplification, in switching technology and in analog-to-digital converters, etc.
Dosavadní_stav technik^^ troudový zdroj shora uvedeného druhu je znám z článku ”A High-Swing^ High Impedance MOS CascodeA current source of the above type is known from the article "A High-Swing" High Impedance MOS Cascode
Circuit, IEEE J.Solid-State Circuit,vol. 25, no l,pp.Circuit, IEEE J. Solid State Circuit, vol. 25, no.
289-297,Feh. 1990 autorů E. Sackingár a W.Guggenbuhl.289-297, Feh. 1990 by E. Sackingár and W.Guggenbuhl.
U tohoto proudového zdroje se jedná o řazený MOS-kaskádový zdroj.This power supply is a connected MOS cascade source.
Zdroj konstantního proudu napájí zátěž. Aby se dosáhlo rychlého zapnutí nebo vypnutí zátěže, může se proud, dodávaný zdrojem konsteftního proudu, přivéeti přes přepínač budto zátěží nebo zapojit proti zemi.(U. Tietze a Ch. Schenk, Halbleiterschaltungstechnik, Springer Verlag, 10. vydání s. 759). Zdroj konstantníhpproudu je stále v provozu. To vede ke stálé spotřebě· ztrátového výkonu. Při spínání změní se přirozeně také potenciál na uzemněném výstupu proudového zdroje na potenciál, závislý na zátěži. To vede k nežádoucím vysokým zapínacím a vypínacím proudovým špičkám, neboí při změně potenciálu se projeví posunutím náboje karazitní kapacity.A constant current source supplies the load. In order to achieve a rapid on / off load, the current supplied by the constant current source can be fed through the switch either to the load or connected to ground (U. Tietze and Ch. Schenk, Halbleiterschaltungstechnik, Springer Verlag, 10th edition p. 759). The constant current source is still in operation. This leads to a constant consumption of power dissipation. During switching, the potential on the earthed output of the power source also naturally changes to a load-dependent potential. This leads to undesirable high on / off current peaks, since when the potential is changed, it will result in shifting the charge of the carasitic capacity.
Podstata vynálezu.SUMMARY OF THE INVENTION.
Úkolem vynálezu je navrhnou zdroj konstantního prou du s velmi dobrými spínacími vlastnostmi. Další úkol vynálezu spočívá v tom, udržet ztrátový výkon i pro zdroj konstantního proudu, dimenzovaný na poměrně velké proudy, conejnižší.It is an object of the invention to provide a constant current source with very good switching properties. A further object of the invention is to keep the power loss even for a constant current source, dimensioned for relatively large currents, as low as possible.
Tento úkol se podle vynálezu řeší tím, še báze kaskádového tranzistoru je spojena prostřednictvím prvního spínače s kolektorem zesilovacího] tranzistorů^ ·' že báze zesilovacího tranzistoru je prostřednictvím druhého spínače spojena s kolektorem tranzistoru proudového zdroje a že báze kaskádového tranzistoru je prostřednictvím třetího spínače spojena v případě PMOS tranzistorus provozním napětím a v případě NMOS tranzistoru se zemí, že v zapnutém stavu zdroje konstantního napětí jsou první a druhý spínač uzavřeny a třetí spínač otevřen a že ve vypnutém stavu jsou první, a druhý spínač otevřeny a třetí spínač uzavřen.This object is achieved according to the invention in that the cascade transistor base is connected by means of a first switch to a collector of amplifier transistors, that the base of the amplifier transistor is connected to a collector of a current source transistor by means of a second switch. in the case of a PMOS transistor with operating voltage, and in the case of a NMOS transistor with ground, in the constant state of the constant voltage source, the first and second switches are closed and the third switch is open and that the first and second switches are open and the third switch is closed.
Rozvinutí vynálezu spočívá v tom, že paraleně k prvnímu k^adkádovému tranzistoru je zapojen druhý kaskádový tranzistor, jehož kolektor napájí druhou zátěž, že prostřednictvím prvního přepínače je bud báze jednoho z tranzistorů spojena v případě PMOS tranzistoru s provozním napětím, nebo se zemí, v případě NMOS transistoru a že prostřednictvím druhého přepínače je báze druhého kaskádového tranzistoru spojena s kolektorem zesilovacího tranzistoru.The development of the invention consists in that a second cascade transistor is connected in parallel to the first cascade transistor, the collector of which supplies a second load, that by means of the first switch either base of one of the transistors is connected to operating voltage or ground in PMOS transistor. in the case of an NMOS transistor and that by means of a second switch, the base of the second cascade transistor is connected to the collector of the amplification transistor.
Přehled_obrázků na výkrese.Overview of images in the drawing.
Vynález bude v dalším textu blíže objasněn na příkladech provedení, znázorněných na výkresech.The invention will be explained in more detail below with reference to the exemplary embodiments shown in the drawings.
Na obr. 1 je znázorněn zapínatelný a vypínatelný zdroj konstatního napětí realizovaný s PMOS tran zistory.Fig. 1 shows an on and off constant voltage source realized with PMOS tran detectors.
Na zorněníOn sight
Na ητ»η2η ίααηπν /Αίοπ··μοτπ —------τί τ» η ση o_ spínacího procesu.The 22 2ίαία / /---- /-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------- ---- o---- _---- o_ _ o __ o __ procesu __ procesu procesu_ procesu procesu_ procesu _η _
obr. 3 je znázorněno zapojení pro spínání dvou }· - spínačů, které se nepřekrývají.FIG. 3 shows a circuit for switching two non-overlapping switches.
Na obr, 4 je znázorněn, zdroj konstantního proudu s dvěma spínací, tvořenými MOS tranzistory.FIG. 4 shows a constant current source with two switching MOS transistors.
Na obr. 5 je znázorněn přepínatelný zdroj konstantního proudu.FIG. 5 shows a switchable constant current source.
Příklady provedení vynálezu.DETAILED DESCRIPTION OF THE INVENTION.
Obr. 1 ukazuje zdroj 1. konstantního proudu,který má tranzistor TI proudového zdroje, kaskádový tranzistor T2, pracující jako sledovač, zesilovací tranzistor T3, interní proudový zdroj 2 a tři spínače Sl, S2 a. S3. Tranzistory TI, T2 a T3 jsou PMOS tranzistory, jejichž přípoje jsou označeny, jak je obvyklé jako báze kolektor příp. emitor, a které jsou znázorněny symboly, jak je tomu v odborné literatuře. Zdroj 1 je napájen provozním napětím proti zemi m.Giant. 1 shows a constant current source 1 having a current source transistor T1, a cascade transistor T2 operating as a follower, an amplification transistor T3, an internal current source 2, and three switches S1, S2 and S3. Transistors T1, T2 and T3 are PMOS transistors whose connections are labeled as usual as a collector base or a transistor. emitter, and which are represented by symbols as in the literature. Power supply 1 is supplied with operating voltage against ground.
Tranzistory TI a T2 a spínaná zátěž L jsou zapojeny v sérii. Emitor tranzistoru TI je zapojen na provozní napětí V^» kolektor tranzistoru TI je spojen g emitorem tranzistoru T2. Zátěž L je zapojena mezi kolektor tranzistoru T2 a.zemí m.Tranzistor T3 a proudový zdroj 2 jsou zapojeny v'sérii mezi mezi provozním napětím a zemí m,při čemž emitor tranzistoru T3 je spojen s provozním napětím' ídd·Ha bázi tranzistoru TI je připojeno konstantní napětí. Báze tranzistoru T2 je připojena jednak prostřednictvím spínače Ξ3 na provozní napětí -dd ne^° Ďedn&k prostřednictvím spínače TI na kolektor tranzistoru T3. Prostřednictvím spínače S2 je je kolektor tranzistoru TI spojen s bází tranzistoru T3.Transistors T1 and T2 and switched load L are connected in series. The emitter of transistor T1 is connected to the operating voltage V ^. The collector of transistor T1 is connected to the emitter of transistor T2. The load L is connected between the collector of transistor T2 and T3 a.zemí m.Tranzistor power source 2 are connected v'sérii between the operating voltage and ground M, wherein the emitter of transistor T3 is connected to the operating voltage 'Idd · Ha base of the transistor Tl is constant voltage is applied. The base of transistor T2 is connected both through a switch on the operating voltage Ξ3 not -DD ^ ° n d e d & k via the switch Tl to the collector of transistor T3. By means of switch S2, the collector of transistor T1 is connected to the base of transistor T3.
V zapnutém stavu zdroje 1 konstantního proudu jsou spínače Sl a S2 uzavřeny a spínač S3 otevřen. V tomto stavu tvoří zesilovací tranzistor T3, kaskádový tranzistor T2 a proudový zdroj 2 zápornou zpětnou vazbu, aby se potenciál na kolektoru tranzistoru TI proudového zdroje mohl řídit na co nejvíce možnou konstantní,předem zadanou hodnotu.Zátěž L je napájena proudem I .In the constant state of constant current source 1, switches S1 and S2 are closed and switch S3 is open. In this state, the boost transistor T3, the cascade transistor T2, and the current source 2 provide negative feedback so that the potential at the collector of the current source transistor T1 can be controlled to a constant, predetermined value as much as possible.
Ve vypnutém stavu zdroje 1 konstantního proudu jsou spínače _S1 a S2 otevřeny a spínač 33 uzavřen. Kapacita báze-emitor tranzistoru 72 se při uzavření spínače S3 rychle vybije, takže se tran zistor T2 rychle uzavře. Do zátěže L není dodáván žádný proud.In the OFF state of the constant current source 1, the switches S1 and S2 are opened and the switch 33 is closed. The base-emitter capacity of transistor 72 rapidly discharges when the switch S3 is closed, so that transistor T2 closes quickly. No current is supplied to load L.
Spínače Sl a S2 slouží k zapnutí a vypnutí zdroje 1 konstantního proudu, zatím co spínač S3 zkracuje při zapínání a vypínání dobu vlastních kmitů.The switches S1 and S2 are used to switch the constant current source 1 on and off, while the switch S3 shortens the self-oscillation time when it is switched on and off.
Aby se zdroj 1 konstantního proudu vypnul, otevřou se nejdříve spínače Sl a 52, čímž se přeruší záporná zpětná vazby. Poněkud se zpožděním se uzavře spínač S3, Při vypínání zdroje 1^ konstatního proudu se postupuje obráceně, tsjí v obráceném sledu sc nejdříve otevře spínač S3 a pak se uzavřenou se zpožděním spínače Sl a S2.In order to switch off the constant current source 1, the switches S1 and 52 are first opened, thereby interrupting the negative feedback. The switch S3 closes somewhat with a delay. When the constant current source 10 is turned off, the reverse procedure proceeds, opening the switch S3 in reverse sequence sc, and then closing the switch S1 and S2 with a delay.
Tranzistor T3 vede i při vypnutém stavu zdroje 1 konstantního proudu, takže proud IQ, dodávaný interním proudovým zdrojem 2 může i nadále téci. Bez spínače S2, t.j. pří přímém spojení mezi kolektorem tranzistoru TI a bází tranzistoru T3 by se báze tranzig toru T3 přes tranzistor TI vybila, takže tranzistor T3 by se uzavřel a proud I by již nemohl té ci. V důsledku toho, že se spínání nepřekrývá, je za jištěno, že kolektor tranzistoru T3 krátkodobé není přes spínače Sl a S3 spojen s potenciálem Protože se pracovní bod tranzistoru T3 při spínání podstatně nemění a proud IQ stále teče,stabilizuje záporná zpětná vazba potenciál na kolektoru tranzistoru TI při zapnutí zdroje 1 konstantního proudu velmi rychle, takže doba vlastních kmitů a spínací špičky jsou při zapínání zdroje 1 konstantního proudu velmi krátké.The transistor T3 also causes off-state source 1 constant current so that the current I Q supplied by internal current source 2 can continue to flow. Without the switch S2, i.e. in the case of a direct connection between the collector of transistor T1 and the base of transistor T3, the base of transistor T3 would discharge via transistor T1 so that transistor T3 would close and current I could no longer. Due to the fact that the switching does not overlap, it is ensured that the collector of transistor T3 is not short-circuited to the potential via switches S1 and S3 Since the operating point of transistor T3 does not change substantially during switching and current IQ still flows. of the collector of transistor T1 when the constant current source 1 is switched on very quickly, so that the self-oscillation time and the switching peak are very short when the constant current source 1 is switched on.
Při otevírání spínače S2 se v důsledku kanálového zpětného působení kapacit náboj báze tranzistoru T3 krátkodobé zvýší, ten se ale v důsledku reaktivního působení kanálového zpětného působení kapacit báze -kolektor tranzistoru T3 opět vyrovná, nebot proud IQ stále protéká tranzistorem T3.When opening the switch S2 is due to channel charge capacity back effect transistor T3 is short base is increased, but that due to the reactive action of the reverse channel capacity based -kolektor effect transistor T3 is again equal, because the current I flowing through the transistor Q continuously T3.
Použití přídavných kapacitních prvků pro zmenšení nábojů na bázi tranzistoru T3, např. formou tak zvaných dummy-tranzistorů, t.j, fiktivních tran zistorů, nepřineslo zkrácení doby vlastních kmitů.The use of additional capacitive elements for reducing charges based on transistor T3, for example in the form of so-called dummy transistors, i.e., dummy transistors, did not result in a shortening of the eigenvibration time.
Při .uzavírání spínače Sl se v důsledku kanálového zpětného působení kapacit báze-kclektor během krátké doby typicky jedné nanosekundy injektorala velká proudová špička do společného uzlu báze tranzistoru T3 a proudového zdroje 2, která ale byla v tomto časovém intervalu opět zrušena. Také zde se neosvědčilo použití dummy-tranzistorů pro čistě kapacitní proudovou špičku, protože nezkracují reakční doby a proces vlastních kmitůjje již bez dummy-tranzistorů poněkud zpomalen.When closing the switch S1, due to the channel feedback of base-capacitor capacities, a large current spike was injected within a short time typically of one nanosecond into the common base node of transistor T3 and current source 2, but was canceled again within this time. Here, too, the use of dummy transistors for pure capacitive current peaks has not proved useful, since they do not shorten the reaction times and the process of self-oscillations is already somewhat slowed without dummy transistors.
Zdroj 1 konstantního napětí lze realizovat standardní technologií CMOS-Bulk. V obr. χ je zdroj 1 realizovaný tranzistory PMOS, Výhodpé je použití n vanové technologie, při které emitorový společný sub strát tranzistoru T2 je možný v separátní -vaně,čímž se zvětší v pozitivním směru řídicí oblast transis toru T2. Ve shora uvedeném článku autorů E. Sackin ger a W. Guggenbuhl je zveřejněn zdroj 1 konstant ního proudu, avšak bez spínačů Sl, S2 a S3, v pro vedení s NMOS tranzistory. Spínače Sl, S2 a S3 lze v tomto provedení realizovat s NMOS tranzistory.The constant voltage source 1 can be realized using standard CMOS-Bulk technology. V o br. χ j e source 1 implemented by PMOS transistors, the use of n Výhodpé tank technology in which a common emitter transistor T2 sub loss is possible in a separate sulfated, increasing in a positive direction the control region trans isomer of the torus T2. In the above article by E. Sackin ger and W. Guggenbuhl a constant current source 1 is disclosed, but without switches S1, S2 and S3, for conduction with NMOS transistors. In this embodiment, switches S1, S2 and S3 can be implemented with NMOS transistors.
Takový to zdroj 1 konstantního proudu dá se dimenzovat pro proud I , který je například 10 mikro ampéru nebo i jeden miliampér. U takovéhoto zdroje 1 konstantního proudu, dimenzovaného na poměrně velké proudy, u kterého proud I je podstatně větší,nežli proud I nebo jiné interní proudy, redukuje se podstatně ztrátový výkon při vypínání.Such a constant current source 1 can be sized for a current I which is, for example, 10 micro ampere or even one milliamper. In such a constant current source 1, dimensioned for relatively large currents, in which the current I is considerably greater than the current I or other internal currents, the tripping power loss is substantially reduced.
Obr. 2 okazuje polohu spínačů - Sl - S3 a idealizovaný proud I jako funkci Času t přičemž zdroj 1 konstantního proudu je v čase vypnut a v Čase t^ opět zapnut. Spínače Sl až S3 jsuu analogové stavební prvky s konečnou spínací dobou Z'. Stavu zapnuto spínačů Sl až S3 je v obr. 2 přiřazena úroveň ”H, stavuvypnut o hladina L.Giant. 2 shows the position of the switches - S1 - S3 and the idealized current I as a function of Time t, wherein the constant current source 1 is switched off in time and switched on at time t1. The switches S1 to S3 are analogue components with a final switching time Z '. The switch-on state of switches S1 to S3 is assigned the level ”H in Fig. 2, the status is switched off by level L.
Řízení spínačů Sl až S3 pro nepřekrývající se li spínání se provádí například zapojením, znázorněným v obr. 3. Zapojení obsahuje řídicí vstup 3, jeden výstup 4 pro řízení spínačů Ξ1 a S2 a jeden výstup 5 pro řízení spínače S3·. Toto zapojení se dvěma NOR prvky, t.j. negace logického součtu a jedním invertorem se používají pro vypínací kapacitní obvody a jsou známy například, z Článku- Svdched Capaciter Circuit Design, R. Gregoridn, K. W. Martin a G.C, Temes,Proc» IEEE, svazek 71, pp. 941 - 996, srpen 1983. Zařazením invertoru mezi výstupy 4 a 5 lze dobu nepřekrývání se mezi spínači prodloužit.The control of switches S1 to S3 for non-overlapping switching is performed, for example, by the circuit shown in FIG. 3. The circuitry comprises control input 3, one output 4 for controlling switches Ξ1 and S2 and one output 5 for controlling switch S3 ·. This connection with two NOR elements, ie logic sum negation and one inverter, is used for trip capacitance circuits and is known, for example, from the article - Svdched Capaciter Circuit Design, R. Gregoridn, KW Martin and GC, Temes, Proc »IEEE, Volume 71 , pp. 941-996, August 1983. By including the inverter between outputs 4 and 5, the non-overlap time between the switches can be extended.
Obr. 4 ukazuje specielní příklad provedení zdroje 1 konstantního proudu, znázorněného v obr.l,u kterého jako spínače SI až S3 použity MOS tranzistory. Zdroj 1 konstantního proudu má vstup 3» pro střednictvím kterého jsou řízeny spínače SI až S3. Spínač SI je NMOS tranzistor s body efektem, spínače S2 a §2 lsou PMOS' tranzistory bez body efektu, t.j. integrované blokovací diody. Spínač S2 má tudíž via- . stní n-vaničku, nebo je integrován do n-vaničky tran zistoru T2. Báze spínačů SI a S3 jsou přímo spojeny se vstupem 3, báze spínače S2 je prostřednictvím invertoru 6 spojena se vstupem,,> 3· Věděli vstup 3 logicky vysoký potenciál, například potenciál. Vdd, pak je zdroj 1 konstantního proudu zapnut,. vede”li vstup 3 logicky hlubovký potenciál, např. potenciál země m, pak je zdroj 1 konstantního proudu vypnut. Pulzy přicházející na vstup 3 svým kladným Selem za pínají zdroj 1 konstantního proudu a svým záporným Čelem opět vypínají. . .Giant. 4 shows a special embodiment of the constant current source 1 shown in FIG. 1, in which MOS transistors are used as switches S1 to S3. The constant current source 1 has an input 3 for controlling switches S1 to S3. Switch S1 is a point effect NMOS transistor, switches S2 and §21 are PMOS transistors without point effect, ie integrated blocking diodes. Thus, switch S2 has a via-switch. or integrated into the n-tray of the T2 detector. Switch bases S1 and S3 are directly connected to input 3, the base of switch S2 is connected via input 6 to input ,,> 3. In dd , then constant current source 1 is turned on. If input 3 logically leads to a deep potential, eg earth potential m, then constant current source 1 is switched off. The pulses arriving at input 3 with their positive sele switch on the constant current source 1 and switch their negative face off again. . .
Při zapínání ; zdroje 1 konstantní proudu probí9 há následující pochod: na začátku .je na bázi tranzistoru T2 napětí Vd(j, takže NMOS .tranzistor, sloužící jako spínač Sl se uzavře, Dosahnéli napětí na vstupu 3 prahového napětí spínače S3, pak se spínač S3 uzavře, takže napětí na bázi tranzistoru T2 a na emitoru spínače Sl poklesne a spínač Sl se stane vodivým. Spínač SI se sepne teprve tehdy, jest lize spínač S3 již není vodivý, t.j. žé v kontakt ním provedení je otevřen. Spínač S2 se uzavře s velmi malým zpožděním před spínačem Sl, nebot spínač S2 působí bez integrované blokovací diody. S integrovanou blokovací diodou, t.j. body efekteem spínače S2 by byla kmitání proudu I vetší.When closing; the constant current source 1 proceeds as follows: at the beginning, based on transistor T2, the voltage V d (j , so that the NMOS. transistor serving as switch S1 is closed. If the voltage at the threshold voltage input 3 of switch S3 is reached, then switch S3 is closed. so that the voltage at the base of transistor T2 and at the emitter of the switch S1 drops and the switch S1 becomes conductive The switch S1 only closes when the switch S3 is no longer conductive, ie in the contact design is open. A small delay before the switch S1, since the switch S2 operates without an integrated blocking diode With the integrated blocking diode, ie the points of the switch effect S2, the oscillation of the current I would be greater.
Proudový zdroj 2 sestává z NMOS tranzistoru T4, který s dalším NMOS tranzistorem T5 tvoří proudová zrcadlově obrácené zapojení. Konstantní napětí na bázi trnzistoru Tl se vytváří prostřednictvím PMOS tranzistoru T6. Tranzistor T5 a tranzistor T6_jsou napájeny z dalších proudových zdrojů 7 resp. 8 proudem příp, IT£. -troudový zdroj 7 je napříkladThe current source 2 consists of an NMOS transistor T4, which, with another NMOS transistor T5, forms a current mirror inversion. Constant voltage based on transistor T1 is generated by PMOS transistor T6. Transistor T5 and transistor T6 are powered from other power sources 7 and 7, respectively. 8 current or I T £. The current source 7 is, for example
PMOS tranzistor, jehož báze je spojena s bází tranzistoru T6. Především proud a v nepatrné míře proud ovlivňují dobu kmitání zdroje 1 konstantního proudu. Je je třeba volit dostatečně veliké, aby doba kmitání byla co nejkratší.PMOS transistor whose base is connected to the base of transistor T6. In particular, the current and to a small extent the current affect the oscillation time of the constant current source 1. It is necessary to choose sufficiently large, so that the vibration time is as short as possible.
jednoduše a presne v f v z, , zsimply and exactly in f in z,, z
V» Λ Γ» λ 1 n J-Ί L-. Λ . — χ v ÍJ q j-l CHCiiU íi exp u J ClilV Λ Λ Γ λ 1 n J-Ί L-. Λ. - χ in J j j l CH CHClii exp exp u J Cl Cl il il
Zátěž _L je například kondenzátor, který se nabíjí tak dlouho, pokud je na vstupu 3 impuls. Délky impulzů předem zadaného počtu impulzů, lze tímto způsobem sečítat a později ' pomocí _ J _· X .· X .For example, the load L is a capacitor that charges as long as there is a pulse at input 3. The pulse lengths of a predetermined number of pulses can be summed in this manner and later by means of _J_ · X. · X.
Z. J ±31/1 1/ » další zdroj 3 konstantního prouduZ. J ± 31/1 1 / »another constant current source 3
Obr. 5 ukazuje s PMOS tranzistory, u kterého se proud 1^, tekoucí k zátěži L, neodporuje, nýbrž se vede, nýbrž se vede obchvatem. Zdroj 9 konstantního proudu má opět tranzistor Tl proudového zdroje a zápornou zpětnovazební smyčku, která je tvořena jedním ze dvou pa ralelně uspořádaných kaskádových tranzistorů T2a a T2b, zesilovacím tranzistorem T3, a proudovým zdro jem 2, Prostřednictvím prvního přepínače S4 je bud báze prvního kaskádového tranzistoru T2a nebo báze druhého kaskádového tranzistoru T2b spojena s po tenciálem Prostřednictvím druhého přepínače 35 je báze druhého kaskádového tranzistoru T2b resp.T2a spojena s kolektorem tranzistoru T3. Přepínače 34 a S5 spínají současně. Mezi kolektorem prvního kaskádového tranzistoru T2a a zemí~/je zapojena zátěž Ll, mezi kolektorem čruhého kaskádového T2b a zemí m, je zapjena druhá zátěž L2. Kolektor prvního kaskádového tranzistoru T2a a kolektor druhého kaskádového tranzistoru T2b mohou být ale přímo spojeny se zemí m. Konstantní proud, dodávaný zdrojem 9 konstant ního proudu napájí tak bud jako- proud I zátěž Ll, , v —pa —— nebo jako proud I zátěž L2. Potenciál na kolek toru tranzistoru TI proudového zdroje se tak trvale reguluje na konstantní hodnotu.Giant. 5 shows with PMOS transistors in which the current I1 flowing to the load L is not opposed, but conducted, but bypassed. The constant current source 9 again has a current source transistor T1 and a negative feedback loop consisting of one of two parallel cascading transistors T2a and T2b, a boost transistor T3, and a current source 2. By means of the first switch S4, the base of the first cascade transistor T2a or base of the second cascade transistor T2b is connected to the potential By means of the second switch 35, the base of the second cascade transistor T2b and T2a, respectively, is connected to the collector of transistor T3. Switches 34 and S5 switch simultaneously. A load L1 is connected between the collector of the first cascade transistor T2a and ground ~ /, a second load L2 is connected between the collector of the second cascade T2b and ground m. However, the collector of the first cascade transistor T2a and the collector of the second cascade transistor T2b may be directly connected to ground m. The constant current supplied by the constant current source 9 supplies either as - current I load L1, at - p - or as current I load L2. Thus, the potential per collector of the transistor T1 of the power source is constantly regulated to a constant value.
Během přepínacího procesu obou přepínačů S4 a S5 může se potenciál na kolektoru tranzistoru TI proudového zdroje krátkodobě měmit,neboí různost zátěží Ll a 12 z pravidla podminuje rozdílná napětí na kolektorech kaskádových tranzistorů T2a a. T2b,což οροί přebíjí na obrácenou polaritu kapacitu tranzisto- . ru TI proudového zdroje. Proudy I a mají tu11 díž zapínací a vypínací špičky, tyto jsou však menší, nežli u obvyklého přepínání, kde místo tranzistoruDuring the switching process of the two switches S4 and S5, the potential on the collector of the transistor T1 of the power supply transistor may vary for a short period of time, TI power source. The currents I and I have 11 on and off peaks, but these are smaller than in conventional switching, where instead of a transistor
T2a a Z?]? je uspořádán jen tranzistor T2 a kde přepínač spojuje kolektor tranzistoru . T2 bud se zá těží Li nebo se zátěží L2. Doba kmitů proudů I 1 -pa a I b je přibližně srovnatelná s obou kmitů proudu I zdroje 1 konstantního proudu, obr. 1. Zdroj 9 konstantního proudu lze také realizovat s NMOS tran zistory.T2a and Z?]? only transistor T2 is arranged and where a switch connects the transistor collector. T2 either with L1 load or L2 load. The time of the oscillations of the current I 1 -pa and I b is approximately comparable to the two oscillations of the current I of the constant current source 1, Fig. 1. The constant current source 9 can also be realized with NMOS tran detectors.
Se zdroji 1 a _9 jsou při realizaci 2 m spo léčnou CMOS. technologii dosažitelné doby kmitání asi 50 nanosekund, ^řitom mají spínané proudy I^resp.Ip a Ip^při zapínání a vypínání proudové špičky, které mají řádovou velikost jmenovité hodnoty proudů.With the sources 1 and 9, CMOS is treated in a 2 m realization. A flux time of about 50 nanoseconds is achieved, with the switching currents Ip and Ip and Ip, respectively, on and off of the current peak, of the order of magnitude of the rated current.
Claims (6)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CH181196 | 1996-07-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CZ223297A3 true CZ223297A3 (en) | 1998-02-18 |
Family
ID=4219161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CZ972232A CZ223297A3 (en) | 1996-07-19 | 1997-07-15 | Power supply unit |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0821460B1 (en) |
| AT (1) | ATE219610T1 (en) |
| CZ (1) | CZ223297A3 (en) |
| DE (1) | DE59707548D1 (en) |
| PL (1) | PL183356B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10149769A1 (en) * | 2001-10-09 | 2003-04-17 | Philips Corp Intellectual Pty | Digitally switchable power source |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4325899C2 (en) * | 1993-08-02 | 1995-11-16 | Siemens Ag | MOS switching stage |
| JP2776285B2 (en) * | 1995-01-13 | 1998-07-16 | 日本電気株式会社 | Current switch circuit |
-
1997
- 1997-07-03 DE DE59707548T patent/DE59707548D1/en not_active Expired - Fee Related
- 1997-07-03 AT AT97111124T patent/ATE219610T1/en not_active IP Right Cessation
- 1997-07-03 EP EP97111124A patent/EP0821460B1/en not_active Expired - Lifetime
- 1997-07-03 PL PL97320932A patent/PL183356B1/en not_active IP Right Cessation
- 1997-07-15 CZ CZ972232A patent/CZ223297A3/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| DE59707548D1 (en) | 2002-07-25 |
| PL320932A1 (en) | 1998-02-02 |
| EP0821460A3 (en) | 1998-04-08 |
| ATE219610T1 (en) | 2002-07-15 |
| EP0821460A2 (en) | 1998-01-28 |
| EP0821460B1 (en) | 2002-06-19 |
| PL183356B1 (en) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5659258A (en) | Level shifter circuit | |
| US7728649B1 (en) | Leakage current cancellation for integrated analog switch | |
| KR920004919B1 (en) | Semiconductor integrated circuit device | |
| US5357217A (en) | Signals generator having non-overlapping phases and high frequency | |
| US7551021B2 (en) | Low-leakage current sources and active circuits | |
| WO1995008872A1 (en) | Apparatus and method for allowing a dynamic logic gate to operate statically | |
| US6462590B2 (en) | High bandwidth clock buffer | |
| JP3868293B2 (en) | Semiconductor integrated circuit | |
| US20020089364A1 (en) | MOS latch with three stable operating points | |
| CN110134175B (en) | Reference voltage circuit and semiconductor device | |
| EP1251640B1 (en) | A low voltage differential to single-ended converter | |
| US7764102B2 (en) | Pulse-generator circuit and circuit arrangement | |
| KR100210174B1 (en) | Cmos transconductance amplifier with floating operating point | |
| US5214317A (en) | CMOS to ECL translator with incorporated latch | |
| US5977800A (en) | Differential MOS current-mode logic circuit having high gain and fast speed | |
| US5550503A (en) | Circuits and method for reducing voltage error when charging and discharging a capacitor through a transmission gate | |
| JPH0865149A (en) | Ouasi-static no-loss gate | |
| CZ223297A3 (en) | Power supply unit | |
| IE56576B1 (en) | Digital integrated circuit comprising complementary field effect transistors | |
| Rao et al. | Circuit techniques for gate and sub-threshold leakage minimization in future CMOS technologies | |
| US6229290B1 (en) | Voltage regulating circuit with a clamp up circuit and a clamp down circuit operating in tandem | |
| US20050083106A1 (en) | Analog voltage distribution on a die using switched capacitors | |
| US6700435B2 (en) | Local supply generator for a digital CMOS integrated circuit having an analog signal processing circuitry | |
| EP0651311A2 (en) | Self-exciting constant current circuit | |
| JP2686014B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD00 | Pending as of 2000-06-30 in czech republic |