EP0821460B1

EP0821460B1 - Current source

Info

Publication number: EP0821460B1
Application number: EP97111124A
Authority: EP
Inventors: Friedbert Riedel
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1996-07-19
Filing date: 1997-07-03
Publication date: 2002-06-19
Anticipated expiration: 2017-07-03
Also published as: DE59707548D1; EP0821460A3; CZ223297A3; PL183356B1; ATE219610T1; PL320932A1; EP0821460A2

Abstract

The current source has a cascode transistor (T2) whose gate is connected via a first switch (S1) to the drain of an amplifier transistor (T3), whose gate is connected via a second switch (S2) to the drain of a current source transistor (T1). The cascode transistor gate is also connected via a third switch (S3), when a PMOS transistor is used, to an operating voltage (Vdd), or, when an NMOS, to earth. In the on state the first and second switches are closed and the third is open. In the off state the first and second switches are open and the third is closed.

Description

Die Erfindung betrifft eine Stromquelle der im Oberbegriff der Ansprüche 1 und 5 genannten Art.The invention relates to a power source of the type mentioned in the preamble of claims 1 and 5.

Solche Stromquellen eignen sich beispielsweise zur Erzeugung von hochkonstanten Strömen mit weitem Ausgangsaussteuerbereich. Sie werden vorteilhaft in Operationsverstärkern, Steilheitsverstärkern, Switched Current Mode-Techniken für Sigma-Delta-Modulatoren, A/D- Wandlern, usw. eingesetzt.Such current sources are suitable for example for the generation of highly constant currents by far Output dynamic range. They are advantageous in operational amplifiers, slope amplifiers, Switched current mode techniques used for sigma-delta modulators, A / D converters, etc.

Eine Stromquelle der im Oberbegriff des Anspruchs 1 genannten Art ist bekannt aus dem Artikel "A High-Swing, High-Impedance MOS Cascode Circuit", IEEE J. Solid-State Circuits, vol. 25, no. 1, pp. 289-297, Feb. 1990 der Autoren E. Säckinger und W. Guggenbühl. Es handelt sich bei dieser Stromquelle um eine geregelte MOS-Kaskode-Konstantstromquelle.A power source of the type mentioned in the preamble of claim 1 is known from the article "A High-Swing, High-Impedance MOS Cascode Circuit ", IEEE J. Solid-State Circuits, vol. 25, no. 1, pp. 289-297, Feb. 1990 by the authors E. Säckinger and W. Guggenbühl. It is this power source a regulated MOS cascode constant current source.

Die Konstantstromquelle speist eine Last. Um ein schnelles Ein- und/oder Ausschalten der Last zu erreichen, kann der von der Konstantstromquelle gelieferte Strom in bekannter Weise mittels eines Umschalters entweder der Last zugeführt oder gegen Masse geschaltet werden (U. Tietze und Ch. Schenk, "Halbleiterschaltungstechnik", Springer Verlag, 10. Auflage, S. 759). Die Konstantstromquelle ist somit immer in Betrieb. Dies führt zu einem kontinuierlichen Verbrauch an Verlustleistung. Beim Schalten wechselt natürlich auch das Potential am Ausgang der Stromquelle von Masse auf einen von der Last abhängigen Wert des Potentials. Dies führt zu unerwünscht grossen Ein- bzw. Auschaltstromspikes, da beim Potentialwechsel Ladungsverschiebungen parasitärer Kapazitäten auftreten.The constant current source feeds a load. To quickly switch the load on and / or off can achieve, the current supplied by the constant current source in a known manner by means of a Switch either be fed to the load or switched to ground (U. Tietze and Ch. Schenk, "semiconductor circuit technology", Springer Verlag, 10th edition, p. 759). The constant current source is therefore always in operation. This leads to a continuous consumption of power loss. At the Switching naturally also changes the potential at the output of the current source from ground to one of the load-dependent value of the potential. This leads to undesirably large on or off current spikes, since when the potential changes, charge shifts in parasitic capacitances occur.

Der Erfindung liegt die Aufgabe zugrunde, eine Konstantstromquelle mit sehr guten Schalteigenschaften vorzuschlagen. Eine weitere Aufgabe besteht darin, die Verlustleistung einer für vergleichsweise grosse Ströme ausgelegten Konstantstromquelle möglichst tief zu halten.The invention has for its object a constant current source with very good switching properties propose. Another task is to make the power dissipation one for comparatively large ones To keep currents designed constant current source as low as possible.

Die genannte Aufgabe wird erfindungsgemäss gelöst durch die Merkmale der Ansprüche 1 und 5.According to the invention, the stated object is achieved by the features of claims 1 and 5.

Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert.Exemplary embodiments of the invention are explained in more detail below with reference to the drawing.

Es zeigen:

Fig. 1: eine mit PMOS Transistoren realisierte, ein- und ausschaltbare Konstantstromquelle,
Fig. 2: ein Zeitdiagramm zur Darstellung des Schaltvorganges,
Fig. 3: eine Schaltungsanordnung zum nichtüberlappenden Schalten von zwei Schaltern,
Fig. 4: die Konstantstromquelle mit als MOS Transistoren ausgebildeten Schaltern und
Fig. 5: eine umschaltbare Konstantstromquelle.

Show it:

Fig. 1: a constant current source realized with PMOS transistors that can be switched on and off,
Fig. 2: 1 shows a time diagram to illustrate the switching process,
Fig. 3: a circuit arrangement for the non-overlapping switching of two switches,
Fig. 4: the constant current source with switches designed as MOS transistors and
Fig. 5: a switchable constant current source.

Die Fig. 1 zeigt eine Konstantstromquelle 1, die einen Stromquellentransistor T1, einen als Folger arbeitenden Kaskodetransistor T2, einen Verstärkertransistor T3, eine interne Stromquelle 2 und drei Schalter S1, S2 und S3 aufweist. Die Transistoren T1, T2 und T3 sind PMOS-Transistoren, deren Anschlüsse wie üblich als Gate, Drain bzw. Source bezeichnet sind und die mit den in der Fachliteratur üblichen Symbolen dargestellt sind. Die Konstantstromquelle 1 ist mit der Betriebsspannung V_dd gegenüber der Masse m gespeist.1 shows a constant current source 1 which has a current source transistor T1, a cascode transistor T2 operating as a follower, an amplifier transistor T3, an internal current source 2 and three switches S1, S2 and S3. The transistors T1, T2 and T3 are PMOS transistors, the connections of which are designated as usual as gate, drain or source and which are represented by the symbols which are customary in the specialist literature. The constant _current source 1 is supplied with the operating voltage V _dd with respect to the ground m.

Die Transistoren T1 und T2 und die zu schaltende Last L sind in Reihe geschaltet: Das Source des Transistors T1 ist mit V_dd verbunden, das Drain des Transistors T1 ist mit dem Source des Transistors T2 verbunden. Die Last L hängt zwischen dem Drain des Transistors T2 und der Masse m. Der Transistor T3 und die Stromquelle 2 sind ebenfalls in Reihe zwischen der Betriebsspannung V_dd und der Masse m geschaltet, wobei das Source des Transistors T3 mit V_dd verbunden ist. An das Gate des Transistors T1 ist eine konstante Spannung angelegt. Das Gate des Transistors T2 ist einerseits über den Schalter S3 an die Spannung V_dd oder andererseits über den Schalter S1 an das Drain des Transistors T3 anschliessbar. Über den Schalter S2 ist das Drain des Transistors T1 mit dem Gate des Transistors T3 verbindbar.The transistors T1 and T2 and the load L to be switched are connected in series: the source of the transistor T1 is connected to V _dd , the drain of the transistor T1 is connected to the source of the transistor T2. The load L depends on the drain of the transistor T2 and the ground m. The transistor T3 and the current source 2 are also connected in series between the operating voltage V _dd and the ground m, the source of the transistor T3 being connected to V _dd . A constant voltage is applied to the gate of transistor T1. The gate of the transistor T2 can be connected on the one hand to the voltage V _dd via the switch S3 or on the other hand to the drain of the transistor T3 via the switch S1. The drain of transistor T1 can be connected to the gate of transistor T3 via switch S2.

Im eingeschalteten Zustand der Konstantstromquelle 1 sind die Schalter S 1 und S2 geschlossen und der Schalter S3 geöffnet. In diesem Zustand bilden der Verstärkertransistor T3, der Kaskodetransistor T2 und die Stromquelle 2 eine Gegenkopplungsschleife, um das Potential am Drain des Stromquellentransistors T1 auf einen möglichst konstanten, vorbestimmten Wert zu regeln. In die Last L wird ein Strom I_p eingespeist.When the constant current source 1 is switched on, the switches S 1 and S2 are closed and the switch S3 is open. In this state, the amplifier transistor T3, the cascode transistor T2 and the current source 2 form a negative feedback loop in order to regulate the potential at the drain of the current source transistor T1 to a predetermined value that is as constant as possible. A current I _{p is} fed into the load L.

Im ausgeschalteten Zustand der Konstantstromquelle 1 sind die Schalter S1 und S2 geöffnet und der Schalter S3 geschlossen. Die Gate-Source Kapazität des Transistors T2 wird beim Schliessen des Schalters S3 sehr schnell entladen, so dass der Transistor T2 sofort sperrt. In die Last L wird kein Strom eingespeist.When the constant current source 1 is switched off, the switches S1 and S2 are open and the Switch S3 closed. The gate-source capacitance of the transistor T2 is when the Discharge switch S3 very quickly, so that transistor T2 blocks immediately. There is no current in the load L. fed.

Die Schalter S1 und S3 dienen zum Ein- und Ausschalten der Konstantstromquelle 1, während der Schalter S2 die Einschwingzeit beim Ein- und Ausschalten verkürzt.The switches S1 and S3 are used to switch the constant current source 1 on and off during the Switch S2 shortens the settling time when switching on and off.

Um die Konstantstromquelle 1 auszuschalten, werden zuerst die beiden Schalter S1 und S2 geöffnet, wodurch die Gegenkopplungsschleife unterbrochen wird. Etwas verzögert wird dann der Schalter S3 geschlossen. Beim Einschalten der Konstantstromquelle 1 werden in umgekehrter Reihenfolge zuerst der Schalter S3 geöffnet und dann verzögert die Schalter S1 und S2 geschlossen.To switch off the constant current source 1, the two switches S1 and S2 are first opened, which breaks the negative feedback loop. Switch S3 is then slightly delayed closed. When the constant current source 1 is switched on, the Switch S3 opened and then switches S1 and S2 closed.

Der Transistor T3 leitet auch im ausgeschalteten Zustand der Konstantstromquelle 1, so dass der von der internen Stromquelle 2 gelieferte Strom I₀ weiterhin fliessen kann. Ohne den Schalter S2, d.h. bei einer direkten Verbindung zwischen dem Drain des Transistors T1 und dem Gate des Transistors T3, würde das Gate des Transistors T3 über den Transistor T1 entladen, so dass der Transistor T3 sperrt und der Strom I₀ nicht mehr fliessen könnte. Durch die nichtüberlappende Schaltweise ist sichergestellt, dass das Drain des Transistors T3 nicht kurzzeitig über die Schalter S1 und S3 mit dem Potential V_dd verbunden ist. Da somit der Arbeitspunkt des Transistors T3 beim Schalten nicht wesentlich ändert und der Strom I₀ immer fliesst, stabilisiert die Gegenkopplungsschleife das Potential am Drain des Stromquellentransistors T1 beim Einschalten der Konstantstromquelle 1 sehr schnell, so dass die Einschwingzeit und die Schaltspikes beim Einschalten der Konstantstromquelle 1 äusserst kurz bzw. gering werden.The transistor T3 also conducts the constant current source 1 when it is switched off, so that the current I ₀ supplied by the internal current source 2 can continue to flow. Without the switch S2, ie with a direct connection between the drain of the transistor T1 and the gate of the transistor T3, the gate of the transistor T3 would be discharged via the transistor T1, so that the transistor T3 blocks and the current I ₀ could no longer flow , The non-overlapping switching method ensures that the drain of the transistor T3 is not briefly connected to the potential V _dd via the switches S1 and S3. Since the operating point of the transistor T3 does not change significantly when switching and the current I ₀ always flows, the negative feedback loop stabilizes the potential at the drain of the current source transistor T1 very quickly when the constant current source 1 is switched on, so that the settling time and the switching spikes when the constant current source 1 is switched on become extremely short or small.

Beim Öffnen des Schalters S2 wird durch Ladungsinjektion seiner Kanalrückwirkungskapazitäten die Gateladung des Transistors T3 kurzzeitig erhöht, die sich aber infolge der reaktiven Wirkung der Gate-Drain-Kanalrückwirkungskapazität des Transistors T3 wieder ausgleicht, da immer der Strom I₀ durch den Transistor T3 fliesst.When the switch S2 is opened, the gate charge of the transistor T3 is briefly increased by charge injection of its channel feedback capacitances, but this compensates again due to the reactive effect of the gate-drain channel feedback capacitance of the transistor T3, since the current I ₀ always flows through the transistor T3.

Der Einsatz zusätzlicher kapazitiver Elemente zur Verkleinerung der Ladungsinjektion auf dem Gate des Transistors T3, z.B. in der Form von sogenannten Dummy-Transistoren, brachte keine Verkürzung der Einschwingzeit.The use of additional capacitive elements to reduce the charge injection on the gate of the Transistor T3, e.g. in the form of so-called dummy transistors, brought no shortening of the Settling.

Beim Schliessen des Schalters S1 wird durch die Gate-Drain-Kanalrückwirkungskapazität innerhalb einer sehr kurzen Zeit von typisch einer Nanosekunde ein grösserer Stromspike in den gemeinsamen Knoten des Drains des Transistors T3 und der Stromquelle 2 injiziert, der aber in dieser Zeitspanne durch die Stromquelle 2 sofort wieder aufgehoben wird. Auch hier lohnt sich der Einsatz von Dummy-Transistoren zur rein kapazitiven Kompensation der Stromspikes nicht, da diese die Reaktionszeiten nicht verkürzen und der Einschwingvorgang bereits ohne Dummy-Transistoren wenig verlangsamt ist.When switch S1 is closed, the gate-drain channel feedback capacitance inside a very short time of typically one nanosecond a larger current spike in the common Node of the drain of the transistor T3 and the current source 2 injected, but in this period is immediately canceled by the current source 2. The use of dummy transistors is also worthwhile here not for the purely capacitive compensation of the current spikes, because these the reaction times do not shorten and the settling process is slowed down even without dummy transistors.

Die Konstantstromquelle 1 lässt sich in einer Standard CMOS-Bulk Technologie realisieren. In der Fig. 1 ist eine mit PMOS Transistoren realisierte Konstantstromquelle 1 dargestellt. Bevorzugt ist die Verwendung einer n-Wannen Technologie, bei der der Source-Bulk Kurzschluss des Transistors T2 in einer separaten n-Wanne möglich ist, wodurch sich der Aussteuerbereich des Transistors T2 in positiver Richtung vergrössert. Im obengenannten Artikel der Autoren E. Säckinger und W. Guggenbühl ist die Konstantstromquelle 1, jedoch ohne die Schalter S1, S2 und S3, in der Ausführung mit NMOS Transistoren offenbart. Die Schalter S1, S2 und S3 lassen sich in analoger Weise in diese Ausführung mit NMOS Transistoren realisieren.Constant current source 1 can be implemented using standard CMOS bulk technology. In the Fig. 1 shows a constant current source 1 realized with PMOS transistors. The is preferred Use of an n-well technology, in which the source-bulk short-circuit of the transistor T2 in a separate n-well is possible, whereby the modulation range of the transistor T2 is positive Direction enlarged. In the above-mentioned article by the authors E. Säckinger and W. Guggenbühl, the Constant current source 1, but without switches S1, S2 and S3, in the version with NMOS Transistors revealed. The switches S1, S2 and S3 can be used in an analogous manner in this version with NMOS transistors.

Eine solche Konstantstromquelle 1 lässt sich auslegen für einen Strom I_p, der z.B. 10 Mikroampère oder auch ein Milliampère betragen kann. Bei einer für vergleichsweise grosse Ströme ausgelegten Konstantstromquelle 1, bei der der Strom I_p markant grösser als der Strom I₀ oder andere interne Ströme ist, reduziert sich die Verlustleistung durch das Ausschalten merklich.Such a constant current source 1 can be designed for a current I _p , which can be, for example, 10 microamperes or one milliampere. In the case of a constant current source 1 designed for comparatively large currents, in which the current I _{p is} markedly greater than the current I ₀ or other internal currents, the power loss is noticeably reduced by switching off.

Die Fig. 2 zeigt die Stellung der Schalter S1 - S3 und den idealisierten Strom I_p in Funktion der Zeit t, wobei die Konstantstromquelle 1 zum Zeitpunkt t₁ ausgeschaltet und zum Zeitpunkt t₂ wieder eingeschaltet wird. Die Schalter S1 bis S3 sind analoge Bauelemente mit einer endlichen Schaltzeit τ. Dem Zustand "eingeschaltet" der Schalter S1 bis S3 ist in der Fig. 2 ein Pegel "H", dem Zustand "ausgeschaltet" ein Pegel "L" zugeordnet.FIG. 2 shows the position of the switches S1-S3 and the idealized current I _p as a function of time t, the constant current source _{1 being} switched off at the time t ₁ and switched on again at the time t ₂ . The switches S1 to S3 are analog components with a finite switching time τ. The state "switched on" of switches S1 to S3 is assigned a level "H" in FIG. 2, and the state "switched off" is assigned a level "L".

Die Ansteuerung der Schalter S1 bis S3 zum nichtüberlappenden Schalten erfolgt zum Beispiel mit der in der Fig. 3 gezeigten Schaltung. Die Schaltung weist einen Steuereingang 3, einen Ausgang 4 zur Steuerung der Schalter S1 und S2 und einen Ausgang 5 zur Steuerung des Schalters S3 auf. Diese Schaltung mit zwei NOR-Gattern und einem Inverter wird vielfach für Switched Capacitor Schaltungen eingesetzt und ist z.B. aus dem Artikel "Switched Capacitor Circuit Design", R. Gregorian, K.W. Martin and G.C. Temes, Proc. IEEE, vol. 71, pp. 941-966, Aug. 1983 bekannt. Durch zusätzliche Inverter zwischen den Ausgängen der NOR-Gatter und den Ausgängen 4 und 5 lässt sich die Dauer der Nichtüberlappung zwischen dem Schalten verlängern.The switches S1 to S3 for non-overlapping switching are activated, for example, with the circuit shown in FIG. 3. The circuit has a control input 3 and an output 4 Control of the switches S1 and S2 and an output 5 to control the switch S3. This Circuitry with two NOR gates and one inverter is often used for switched capacitor circuits used and is e.g. from the article "Switched Capacitor Circuit Design", R. Gregorian, K.W. Martin and G.C. Temes, Proc. IEEE, vol. 71, pp. 941-966, Aug. 1983. With additional inverters Between the outputs of the NOR gates and outputs 4 and 5, the duration of the Extend non-overlap between switching.

Die Fig. 4 zeigt ein spezielles Ausführungsbeispiel der in der Fig. 1 dargestellten Konstantstromquelle 1, bei der als Schalter S1 bis S3 MOS Transistoren verwendet werden. Die Konstantstromquelle 1 weist den Eingang 3 auf, über den die Schalter S1 bis S3 gesteuert werden. Der Schalter S1 ist ein NMOS Transistor mit Bodyeffekt, die Schalter S2 und S3 sind PMOS Schalter ohne Bodyeffekt. Der Schalter S2 weist deshalb eine eigene n-Wanne auf oder ist in die n-Wanne des Transistors T2 integriert. Die Gates der Schalter S 1 und S3 sind direkt mit dem Eingang 3 verbunden, das Gate des Schalters S2 ist über einen Inverter 6 mit dem Eingang 3 verbunden. Führt der Eingang 3 ein logisch hohes Potential, z.B. das Potential V_dd, dann ist die Konstantstromquelle 1 eingeschaltet, führt der Eingang 3 ein logisch tiefes Potential, z.B. das Potential der Masse m, dann ist die Konstantstromquelle 1 ausgeschaltet. Am Eingang 3 eintreffende Pulse der richtigen Polarität schalten somit mit ihrer positiven Flanke die Konstantstromquelle 1 ein und mit ihrer negativen Flanke wieder aus.FIG. 4 shows a special embodiment of the constant current source 1 shown in FIG. 1, in which MOS transistors are used as switches S1 to S3. The constant current source 1 has the input 3, via which the switches S1 to S3 are controlled. Switch S1 is an NMOS transistor with a body effect, switches S2 and S3 are PMOS switches without a body effect. The switch S2 therefore has its own n-well or is integrated in the n-well of the transistor T2. The gates of switches S 1 and S3 are connected directly to input 3, the gate of switch S2 is connected to input 3 via an inverter 6. If the input 3 has a logically high potential, for example the potential V _dd , then the constant _{current source} 1 is switched on, if the input 3 has a logically low potential, for example the potential of the ground m, then the constant current source 1 is switched off. Pulses of the correct polarity arriving at input 3 thus switch on constant current source 1 with their positive edge and switch off again with their negative edge.

Beim Einschalten der Konstantstromquelle 1 passiert folgendes: Zu Beginn liegt das Gate des Transistors T2 an V_dd, so dass der als Schalter S1 dienende NMOS Transistor sperrt. Erreicht die Spannung am Eingang 3 die Schwellspannung des Schalters S3, dann sperrt der Schalter S3, so dass die Spannung am Gate des Transistors T2 und an dem Source des Schalters S1 sinkt und schliesslich der Schalter S1 leitend wird, d.h. schliesst. Der Schalter S 1 schaltet somit immer erst ein, wenn der Schalter S3 bereits geöffnet ist. Der Schalter S2 schliesst um eine sehr geringe Gatterverzögerung vor dem Schalter S1, da der Schalter S2 ohne Bodyeffekt wirkt. Mit Bodyeffekt des Schalters S2 wäre die Einschwingzeit des Stromes I_p grösser.When constant current source 1 is switched on, the following happens: At the beginning, the gate of transistor T2 is connected to V _dd , so that the NMOS transistor serving as switch S1 blocks. If the voltage at input 3 reaches the threshold voltage of switch S3, then switch S3 blocks, so that the voltage at the gate of transistor T2 and at the source of switch S1 decreases, and finally switch S1 becomes conductive, ie closes. Switch S 1 therefore only switches on when switch S3 is already open. Switch S2 closes by a very small gate delay before switch S1, since switch S2 acts without a body effect. With the body effect of switch S2, the settling time of the current I _p would be longer.

Die Stromquelle 2 besteht aus einem NMOS Transistor T4, der mit einem weiteren NMOS Transistor T5 einen Stromspiegel bildet. Die konstante Spannung am Gate des Transistors T1 wird mittels eines PMOS Transistors T6 erzeugt. Der Transistor T5 und der Transistor T6 sind ihrerseits aus weiteren Stromquellen 7 bzw. 8 mit Strömen I_T5 bzw. I_T6 gespeist. Die Stromquelle 7 ist beispielsweise ein PMOS Transistor, dessen Gate mit dem Gate des Transistors T6 verbunden ist. Vor allem der Strom I_T6 und in geringerem Mass der Strom I_T5 beeinflussen die Einschwingzeit der Konstantstromquelle 1. Sie sind deshalb ausreichend gross zu wählen, um die Einschwingzeit möglichst kurz zu halten.The current source 2 consists of an NMOS transistor T4, which forms a current mirror with another NMOS transistor T5. The constant voltage at the gate of transistor T1 is generated by means of a PMOS transistor T6. The transistor T5 and the transistor T6 are in turn fed from further current sources 7 and 8 with currents I _T5 and I _T6 , respectively. The current source 7 is, for example, a PMOS transistor, the gate of which is connected to the gate of the transistor T6. Above all, the current I _T6 and to a lesser extent the current I _T5 influence the settling time of the constant current _source 1. They should therefore be chosen large enough to keep the settling time as short as possible.

Die Last L ist beispielsweise ein Kondensator, der geladen wird, solange am Eingang 3 ein Impuls anliegt. Die Impulslängen einer vorgegebenen Anzahl von Impulsen lassen sich auf diese Weise einfach und genau addieren und später mit einer entsprechend erweiterten Schaltungsanordnung auslesen. The load L is, for example, a capacitor that is charged as long as there is a pulse at input 3 is applied. The pulse lengths of a predetermined number of pulses can be easily done in this way and add exactly and read out later with a correspondingly expanded circuit arrangement.

Die Fig. 5 zeigt eine weitere Konstantstromquelle 9 mit PMOS Transistoren, bei der der zur Last L fliessende Strom I_p nicht abgeschaltet, sondern umgeleitet wird. Die Konstantstromquelle 9 weist wiederum den Stromquellentransistor T1 und eine Gegenkopplungsschleife auf, die durch den einen von zwei parallel angeordneten Kaskodetransistoren T2a und T2b, den Verstärkertransistor T3 und die Stromquelle 2 gebildet ist. Mittels eines ersten Umschalters S4 ist entweder das Gate des ersten Kaskodetransistors T2a oder das Gate des zweiten Kaskodetransistors T2b mit dem Potential V_dd verbunden. Mittels eines zweiten Umschalters S5 ist das Gate des anderen Kaskodetransistors T2b bzw. T2a mit dem Drain des Transistors T3 verbunden. Die Umschalter S4 und S5 werden gleichzeitig geschaltet. Zwischen dem Drain des ersten Kaskodetransistors T2a und der Masse m ist eine Last L1 geschaltet, zwischen dem Drain des zweiten Kaskodetransistors T2b und der Masse m ist eine zweite Last L2 geschaltet. Das Drain des ersten Kaskodetransistors T2a oder das Drain des zweiten Kaskodetransistors T2b kann aber auch direkt mit der Masse m verbunden sein. Der von der Konstantstromquelle 9 gelieferte Konstantstrom speist somit entweder als Strom I_pa die Last L1 oder als Strom I_pb die Last L2. Das Potential am Drain des Stromquellentransistors T1 ist somit permanent auf einen konstanten Wert geregelt.5 shows a further constant current source 9 with PMOS transistors, in which the current I _p flowing to the load L is not switched off, but is redirected. The constant current source 9 in turn has the current source transistor T1 and a negative feedback loop, which is formed by the one of two cascode transistors T2a and T2b arranged in parallel, the amplifier transistor T3 and the current source 2. A first switch S4 connects either the gate of the first cascode transistor T2a or the gate of the second cascode transistor T2b to the potential V _dd . The gate of the other cascode transistor T2b or T2a is connected to the drain of transistor T3 by means of a second switch S5. The switches S4 and S5 are switched simultaneously. A load L1 is connected between the drain of the first cascode transistor T2a and the ground m, and a second load L2 is connected between the drain of the second cascode transistor T2b and the ground m. However, the drain of the first cascode transistor T2a or the drain of the second cascode transistor T2b can also be connected directly to the ground m. The constant current supplied by constant current _source 9 thus feeds load L1 as current I _pa or load L2 as current I _pb . The potential at the drain of the current source transistor T1 is thus permanently regulated to a constant value.

Während des Umschaltvorganges der beiden Umschalter S4 und S5 kann sich das Potential am Drain des Stromquellentransistors T1 kurzzeitig ändern, da die Verschiedenartigkeit der Lasten L1 und L2 in der Regel unterschiedliche Spannungen an den Drains der Kaskodetransistoren T2a und T2b bedingt, was wiederum die Drain-Bulk Kapazität des Stromquellentransistors T1 umlädt. Die Ströme I_pa und I_pb weisen deshalb Ein- und Ausschaltspikes auf, diese sind jedoch geringer als bei der konventionellen Art der Umschaltung, wo anstelle der Transistoren T2a und T2b nur der Transistor T2 vorhanden ist und wo ein Umschalter das Drain des Transistors T2 entweder mit der Last L1 oder mit der Last L2 verbindet. Die Einschwingzeit der Ströme I_pa und I_pb sind etwa vergleichbar mit der Einschwingzeit des Stromes I_p der Konstantstromquelle 1 (Fig. 1). Die Konstantstromquelle 9 lässt sich in analoger Weise auch mit NMOS Transistoren realisieren.During the switching process of the two changeover switches S4 and S5, the potential at the drain of the current source transistor T1 can change briefly, since the diversity of the loads L1 and L2 generally causes different voltages at the drains of the cascode transistors T2a and T2b, which in turn causes the drain bulk Capacitance of the current source transistor T1 recharges. The currents I _pa and I _pb therefore have switch-on and switch-off _spikes , but these are lower than in the conventional type of switching, where instead of the transistors T2a and T2b only the transistor T2 is present and where a switch either the drain of the transistor T2 connects to load L1 or to load L2. The settling time of the currents I _pa and I _pb are roughly comparable to the settling time of the current I _{p of} the constant current _source 1 (FIG. 1). The constant current source 9 can also be implemented in an analog manner with NMOS transistors.

Mit den Konstantstromquellen 1 und 9 sind bei Realisierung in einer 2µm CMOS-Bulk Technologie Einschwingzeiten von ungefähr 50 Nanosekunden erreichbar. Dabei weisen die geschalteten Ströme I_p bzw. I_pa und I_pb Stromspikes beim Ein- und Ausschalten auf, die in der Grössenordnung des Nennwertes der Ströme liegen.With constant current sources 1 and 9, settling times of approximately 50 nanoseconds can be achieved when implemented in a 2 µm CMOS bulk technology. The switched currents I _p or I _pa and I _{pb have} current spikes when switching on and off, which are in the order of magnitude of the nominal value of the currents.

Claims

A constant-current source (1) for supplying a load (L) with a current (I_p), wherein the constant-current source (1) comprises a current-source transistor (T1), a cascode transistor (T2) operating as a follower, an amplifier transistor (T3) and an internal current source (2), wherein the current-source transistor (T1), the cascode transistor (T2) and the amplifier transistor (T3) are either PMOS transistors or NMOS transistors with a gate, a drain and a source, wherein the current-source transistor (T1) and the cascode transistor (T2) are connected in series, wherein the amplifier transistor (T3) and the internal current source (2) are connected in series, wherein the constant-current source (1) is supplied with an operating voltage (V_dd) relative to earth (m) and wherein the load (L) is arranged between the drain of the cascode transistor (T2) and the earth (m) in the case of PMOS transistors, between the drain of the cascode transistor (2) and the operating voltage (V_dd) in the case of NMOS transistors, characterised in that the gate of the cascode transistor (T2) is capable of being connected by means of a first switch (S1) to the drain of the amplifier transistor (T3), in that the gate of the amplifier transistor (T3) is capable of being connected by means of a second switch (S2) to the drain of the current-source transistor (T1), in that the gate of the cascode transistor (T2) is capable of being connected by means of a third switch (S3) to the operating voltage (V_dd) in the case of PMOS transistors or to the earth (m) in the case of NMOS transistors, in that in the on-state of the constant-current source (1) the first and second switches (S1; S2) are closed and the third switch (S3) is open and in that in the off-state the first and second switches (S1; S2) are open and the third switch (S3) is closed.
Constant-current source (1) according to Claim 1, characterised in that in the course of switching on firstly the third switch (S3) is opened and subsequently the first and second switches (S1; S2) are closed and in that in the course of switching off firstly the third switch (S3) is closed and subsequently the first and second switches (S1; S2) are opened.
Constant-current source (1) according to Claim 1 or 2, characterised in that an input (3) is provided for controlling the switches (S1; S2; S3), in that the first switch (S1) is an NMOS transistor and the second and third switches (S2; S3) are PMOS switches, provided that the transistors (T1; T2; T3) are PMOS transistors, or in that the first switch (S1) is a PMOS transistor, the second and third switches (S2; S3) are NMOS switches, provided that the transistors (T1; T2; T3) are NMOS transistors, in that the gates of the first and third switches (S1; S3) are directly connected to the input (3) and in that the gate of the second switch (S2) is connected to the input (3) via an inverter (6).
Constant-current source (1) according to one of Claims 1 to 3, characterised in that the first switch (S1) is a transistor with body effect and in that the second and third switches (S2; S3) are transistors without body effect.
A constant-current source (9) for supplying a load (L1) with a current (I_pa), wherein the constant-current source (9) comprises a current-source transistor (T1), a first cascode transistor (T2a) operating as a follower, an amplifier transistor (T3) and an internal current source (2), wherein the current-source transistor (T1), the cascode transistor (T2a) and the amplifier transistor (T3) are either PMOS transistors or NMOS transistors with a gate, a drain and a source, wherein the current-source transistor (T1) and the cascode transistor (T2a) are connected in series, wherein the amplifier transistor (T3) and the internal current source (2) are connected in series, wherein the constant-current source (1) is supplied with an operating voltage (V_dd) relative to earth (m) and wherein the load (L1) is arranged between the drain of the cascode transistor (T2a) and the earth (m) in the case of PMOS transistors, between the drain of the cascode transistor (T2a) and the operating voltage (V_dd) in the case of NMOS transistors, characterised in that a second cascode transistor (T2b) is connected parallel to the first cascode transistor (T2a), the drain of said second cascode transistor supplying a second load (L2), in that by means of a first change-over switch (S4) the gate of the one cascode transistor (T2a; T2b) is connected either to the operating voltage (V_dd) in the case of PMOS transistors or to the earth (m) in the case of NMOS transistors and in that by means of a second change-over switch (S5) the gate of the other cascode transistor (T2b; T2a) is connected to the drain of the amplifier transistor (T3).
Constant-current source (9) according to Claim 5, characterised in that the second load (L2) is a short circuit.