CS276752B6 - Device for regular distribution of time intervals - Google Patents
Device for regular distribution of time intervals Download PDFInfo
- Publication number
- CS276752B6 CS276752B6 CS892796A CS279689A CS276752B6 CS 276752 B6 CS276752 B6 CS 276752B6 CS 892796 A CS892796 A CS 892796A CS 279689 A CS279689 A CS 279689A CS 276752 B6 CS276752 B6 CS 276752B6
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- pulses
- counter
- pulse
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Na vstupu zařízení je zařazen jodnak dělič (2) vstupní četnosti impulsů a jednak přičítávající vstup obousměrného čítače (1). Výstup děliče (2) vstupní četnosti impulsů je spojen s druhým vstupem čítače s posuvným registrem (4), jehož první vstup je napojen na výstup generátoru (3) impulsů, který ja současně spojen i s prvním vstupem děliče (5) frekvence impulsů generátoru. Vstup děliče (5) frekvence impulsů generátoru je spojen s výstupem čítače s posuvným registrem (4) a výstup je spojen s druhým vstupem součinového logického obvodu (6), na jehož první vstup je připojen výstup obousměrného čítače (1). Výstup součinového logického členu (6) je spojen s odečítacím vstupem obousměrného čítače (.1) a je současně výstupem zařízení. Zařízením se dosáhne rovnoměrnějšího rozložení výstupních impulsů, protože výstupní impulsy jsou odvozeny od impulsů, jejichž frekvence je svázána s okamžitou četností vstupních impulsů.The input of the device includes a divider (2) of the input pulse frequency and an adding input of a bidirectional counter (1). The output of the divider (2) of the input pulse frequency is connected to the second input of a counter with a shift register (4), the first input of which is connected to the output of a pulse generator (3), which is also connected to the first input of the pulse frequency divider (5) of the generator. The input of the divider (5) of the pulse frequency of the generator is connected to the output of the counter with a shift register (4) and the output is connected to the second input of a product logic circuit (6), the first input of which is connected to the output of a bidirectional counter (1). The output of the product logic element (6) is connected to the subtraction input of the bidirectional counter (.1) and is also the output of the device. The device achieves a more even distribution of output pulses, because the output pulses are derived from pulses whose frequency is tied to the instantaneous frequency of the input pulses.
Description
Vynález se týká zařízení pro zpravidelnění distribuce časových intervalů mezi nepravidelně rozloženými impulsy. Řešená problematika je charakteristická zejména pro oblast nukleární měřicí techniky, kdo je často zapotřebí vyhodnocovat sledy statisticky rozložených impulsu odebíraných na výstupu detekčních zařízení.The invention relates to a device for regularizing the distribution of time intervals between irregularly distributed pulses. The solved problem is characteristic especially in the field of nuclear measuring technology, who often need to evaluate the sequences of statistically distributed pulses taken at the output of detection devices.
Dosud známá zařízení pro zpravidelnění distribuce časových intervalů jsou založena na odvození výsledných impulsů z pravidelně rozložených impulsu, přičemž rovnost mezi četností vstupních a výstupních impulsů je zajištěna obousměrným čítačem. Působením obousměrného čítače, jehož stav se po každém vstupním impulsu mění směrem nahoru, zatímco každý výstupní impuls vyvolává snížení tohoto stavu, se dosáhne takového ovládání průchodu impulsů generátoru na výstup rozřazovacího zařízení, že výsledná četnost rozřazených impulsů odpovídá četnosti vstupních nepravidelně rozložených impulsů.Previously known devices for regularizing the distribution of time intervals are based on deriving the resulting pulses from regularly distributed pulses, the equality between the frequencies of the input and output pulses being ensured by a bidirectional counter. By the action of a bidirectional counter, the state of which changes upwards after each input pulse, while each output pulse causes this state to decrease, such control of the generator pulses to the output of the sorting device is such that the resulting frequency of the distributed pulses corresponds to the frequency of the input irregularly distributed pulses.
Určitou nevýhodu tohoto způsobu rozřazení statisticky rozložených impulsů lze spatřovat v tom, že kmitočet použitého generátoru je pevně nastaven a proto není vždy optimální vzhledem k četnosti vstupních impulsů, ktorá se navíc muže měnit. Stupeň zpravidelnění distribuce časových intervalů nepravidelně rozložených impulsů je rozhodujícím způsobem závislý na poměru frekvence generátoru a střední četnosti vstupních impulsů. Jo zřejmé, že čím se bude frekvence generátoru více blížit střední četnosti vstupních impulsů, tím budou výstupní impulsy pravidelněji rozloženy. V praxi však většinou nelze předem odhadnout skutečnou střední hodnotu četnosti vstupních impulsů a tak frekvence generátoru se volí poměrně vysoká. Tím se při nižších četnostech vstupních impulsů značně zhorší stupeň rozřazení.A certain disadvantage of this method of distributing statistically distributed pulses can be seen in the fact that the frequency of the generator used is fixed and therefore not always optimal due to the frequency of the input pulses, which can also vary. The degree of regularity of the distribution of time intervals of irregularly distributed pulses is decisively dependent on the ratio of the generator frequency and the mean frequency of the input pulses. It is obvious that the closer the frequency of the generator is to the middle frequency of the input pulses, the more regularly the output pulses will be distributed. In practice, however, it is usually not possible to estimate the actual mean value of the frequency of the input pulses in advance, so the frequency of the generator is chosen to be relatively high. This significantly worsens the degree of distribution at lower frequencies of the input pulses.
Výše uvedené nedostatky dosud užívaných zařízení pro rozřazení statisticky rozložených impulsů jsou odstraněny zařízením pro zpravidelnění distribuce časových intervalů nepravidelně rozložených impulsů podle vynálezu, které má generátor impulsů a součinový logický člen, který je jedním vstupem napojen na výstup obousměrného čítače a výstupem je spojen s odečítacím vstupem tohoto obousměrného čítače, jehož přičítající vstup je spojen se vstupem zařízení, přičemž podstatou vynálezu je to, že výstup generátoru impulsů je spojen jednak s jedním vstupem čítače s posuvným registrem a jednak s jedním vstupem děliče frekvence impulsů, který má druhý vstup spojen s výstupem čítače s posuvným registrem a výstup s druhým vstupem součinového logického obvodu. Na druhý vstup čítače s posuvným registrem je připojen výstup děliče vstupní četnosti impulsů, který má vstup spojen se vstupem zařízení. Výstupem celého zařízení je výstup součinového logického členu.The above-mentioned disadvantages of the hitherto used devices for distributing statistically distributed pulses are eliminated by a device for regular distribution of time intervals of irregularly distributed pulses according to the invention, which has a pulse generator and a product logic connected to the output of a bidirectional counter by one input and connected to the readout input. The essence of the invention is that the output of the pulse generator is connected to one input of the counter with a shift register and to one input of the pulse frequency divider, which has a second input connected to the output of the counter. with a shift register and an output with a second input of the product logic circuit. The output of the input pulse frequency divider, which has an input connected to the input of the device, is connected to the second input of the counter with the shift register. The output of the whole device is the output of the product logic member.
•Výhodou zařízení podle vynálezu je, že výstupní impulsy rozřazovacího zařízení jsou odvozeny od impulsů, jejichž frekvence je svázána s okamžitou četností vstupních impulsů, čímž se dosáhne rovnoměrnějšího rozložení výstupních impulsů než je tomu v jiných případech, kde výstupní impulsy jsou odvozeny od generátoru pravidelných impulsů s pevně nastavenou frekvencí. Uspořádáním jednotlivých obvodů zařízení podle vynálezu se také dosáhne lepších vlastností z hlediska měření četnosti vstupních impulsů zejména při sledování časových změn teto četnosti.The advantage of the device according to the invention is that the output pulses of the sorting device are derived from pulses whose frequency is tied to the instantaneous frequency of the input pulses, thus achieving a more even distribution of output pulses than in other cases where the output pulses are derived from a regular pulse generator. with a fixed frequency. By arranging the individual circuits of the device according to the invention, better properties are also achieved in terms of measuring the frequency of the input pulses, in particular by monitoring the time changes of this frequency.
Ha připojených výkresech je znázorněno příkladné provedení zařízení pro zpravidelnění distribuce časových intervalů mezi nepravidelně rozloženými impulsy podle vynálezu, kde na obr. 1 je uvedeno základní zapojení a na obr. 2 je znázorněn jeden z možných příkladů realizace zařízení podle vynálezu.The accompanying drawings show an exemplary embodiment of a device for regularizing the distribution of time intervals between irregularly distributed pulses according to the invention, where FIG. 1 shows the basic circuit and FIG. 2 shows one possible embodiment of the device according to the invention.
Ha vstup zařízení je připojen vstup děliče 2_ vstupní četnosti impulsů a zároveň i přičíbávající vstup obousměrného čítače jL. Výstup děliče 2, vstupní četnosti impulsů jeThe input of the device is connected to the input of the input pulse divider 2 and at the same time to the input of the bidirectional counter jL. Output of divider 2, input pulse frequency is
CS 276752 E6 spojen s druhým vstupem čítače s posuvným registrem £, na jehož první vstup je připojen výstup generátoru £ impulsů, který je současně připojen i na první vstup děliče £ ítekvance impulsů generátoru, jehož vstup je napojen na výstup čítače s posuvným registrem 4. Výstup děliče 5 frekvence impulsů generátoru jc spojen s druhým vstupem součinového logického t-bvodu 6, na jehož první vstup je připojen výstup obousměrného čítače £. Výstup součinového logického členu £ je spojen s odečítacím vstupem obousměrného čítače 1 a je současně výstupem zařízení.CS 276752 E6 is connected to the second input of the counter with the shift register £, to the first input of which the output of the pulse generator £ is connected, which is also connected to the first input of the pulse frequency divider £, the input of which is connected to the output of the counter with the shift register 4. The output of the pulse frequency divider 5 of the generator jc is connected to the second input of the product logic t-circuit 6, to the first input of which the output of the bidirectional counter 6 is connected. The output of the product logic element £ is connected to the readout input of the bidirectional counter 1 and is at the same time the output of the device.
Vstupní nepravidelně rozložené impulsy vstupují současno na přičítávající vstup obousměrného čítače 1 a na vstup děliče £ vstupní četnosti impulsů, přičemž odečítací vstup obousměrného čítače £ je spojen s výstupem zařízení pro zpravidlenění distribuce časových intervalů. Generátor £ impulsů je zdrojem vstupních impulsů pro čítač s posuvným registrem 4_, který počítá impulsy po dobu vymezenou časovým intervalem mezi dvěma po sobě následujícími impulsy děliče 2. četnosti vstupních impulsů a zároveň, na konci tohoto intervalu, vydělí zaznamenaný počat impulsů dělicím součinitelem děliče 2 vstupní četnosti impulsů. Ka základě této informace se nastaví dělicí součinitel děliče 5. frekvence impulsů generátoru, jehož výstupní impulsy se potom dostávají na výstup za- t řízení v závislosti na stavu obousměrného čítače 1. Je-li stav obousměrného čítače 1 impulsů různý od jeho výchozího stavu, impuls děliče í> frekvence impulsů generátoru se objeví na výstupu součinového logického členu £, zatímco v opačném případě je součinový ' logický člen £ neprůchozí.The input irregularly distributed pulses enter simultaneously at the addition input of the bidirectional counter 1 and at the input of the input pulse frequency divider £, the readout input of the bidirectional counter £ being connected to the output of the time interval distribution device. The pulse generator 6 is an input pulse source for a counter with a shift register 4, which counts the pulses for a time defined by a time interval between two successive pulses of the input pulse divider 2. and at the end of this interval divides the recorded number of pulses by the divider by the divider 2 input pulse frequency. Ka basis of this information, sets a division factor of divider fifth pulse frequency generator, whose output pulses then pass to the output control za- t depending on the state of the bidirectional counter 1. When the state of the bidirectional counter pulse 1 is different from its initial state pulse the generator pulse dividers í> appear at the output of the product logic member £, while otherwise the product logic element £ is impermeable.
Lze tedy říci, že funkce zařízení pro zpravidelnění distribuce časových intervalů mezi nepravidelně rozloženými impulsy spočívá v odvození výstupních impulsů rozvazovacího zařízení na základě středního intervalu mezi dvěma vstupními impulsy odvozeného ze sledování dvou nebo více časových intervalů mezi dvěma po sobě následujícími impulsy, přičemž pomocí obousměrného čítače 1 impulsů se zajistí, aby četnost výstupních impulsů odpovídala četnosti vstupních impulsů. Počet časových intervalů mezi vstupními impulsy, z nichž se určuje střední hodnota časového intervalu, která potom tvoří periodu generátoru 3. impulsů, lze měnit volbou dělicího součinitele u děliče 2 vstupní četnosti impulsů. U generátoru 3 impulsů jc žádoucí, aby jeho frekvence byla pokud možno co největší vzhledem ke střední četnosti vstupních impulsů. Výstupní impulsy generátoru £ impulsů jsou nejdříve počítány čítačem impulsů s posuvným registrem £, jehož obsah se po uplynutí časového intervalu mezi dvěma po sobě následujícími impulsy na výstupu děliče 2 vstupní četnosti impulsů změní tak, že odpovídá celému číslu rovnému poměru obsahu čítače s posuvným registrem £ a dělicího součinitele děliče 2 vstupní četnosti impulsů. Čítač impulsů 3 posuvným registrem £ ovládá dělič J5 frekvence generátoru impulsu. Výstupní impulsy tohoto těliče £ frekvence generátoru impulsů se potom dostávají na výstup zařízení přes součinový logický člen £, který je ovládán obousměrným čítačem 1 impulsů, na jehož odečítací vstup postupují výstupní rozřazené impulsy. Přitom obousměrný čítač 1 ovládá průchod výstupních impulsu děliče £ frekvence generátoru impulsů tak, že je-li jeho stav různý od výchozího stavu, součinový logický člen £ je průchozí, zatímco v opačném případě je uzavřen. ·Thus, the function of the device for regularizing the distribution of time intervals between irregularly distributed pulses consists in deriving the output pulses of the uncoupling device based on the mean interval between two input pulses derived from monitoring two or more time intervals between two consecutive pulses, using a bidirectional counter. 1 pulse ensures that the frequency of the output pulses corresponds to the frequency of the input pulses. The number of time intervals between the input pulses, from which the mean value of the time interval is determined, which then forms the period of the pulse generator 3, can be changed by selecting the division factor at the input pulse frequency divider 2. In the case of a pulse generator 3, it is desirable that its frequency be as large as possible with respect to the mean frequency of the input pulses. The output pulses of the pulse generator £ are first counted by a pulse counter with a shift register £, the content of which changes after a time interval between two consecutive pulses at the output of the input pulse frequency divider 2 corresponding to an integer equal to the ratio of the contents of the shift register counter £. and the division factor of the input pulse frequency divider 2. The pulse counter 3 by the shift register £ controls the frequency divider J5 of the pulse generator. The output pulses of this pulse generator frequency body 6 are then output to the device via a product logic £, which is controlled by a bidirectional pulse counter 1, to the readout of which the output sorted pulses proceed. In this case, the bidirectional counter 1 controls the passage of the output pulses of the frequency divider £ of the pulse generator so that if its state is different from the initial state, the product logic member e is continuous, while otherwise it is closed. ·
Ve druhém případě realizace js na—vstupu zařízení zařazen jednak dělič 2 vstupní četnosti impulsů a jednak svým připočítávacím vstupem obousměrný čítač ^.Výstup obousměrného čítače 1 je připojen na jeden vstup prvního součinového logického členu je-; .. hož výstup je výstupem zařízení a je zároveň připojen na odečítací.vstup obousměrného .. čítače 1. Výstup děliče 2 vstupní četnosti impulsů je spojen se vstupem.bistabílního.; klopného obvodu 7. První výstup bistabílního klopného obvodu 7 je spojen jednak s prvním ; vstupem druhého součinového logického členu 11 a jednak s prvním vstupem druhého čita□e s posuvným registrem .9 a druhý výstup bistabílního klopného obvodu 7 je spojen jed- .In the second case of implementation, a divider 2 of the input pulse frequency is included at the input of the device and a bidirectional counter 1 with its addition input. The output of the bidirectional counter 1 is connected to one input of the first product logic member. .. whose output is the output of the device and is at the same time connected to the readout input of the bidirectional .. counter 1. The output of the input pulse frequency divider 2 is connected to the input of the bistable; flip-flop circuit 7. The first output of the bistable flip-flop circuit 7 is connected on the one hand to the first; the input of the second product logic member 11 and on the one hand to the first input of the second counter with the shift register 9 and the second output of the bistable flip-flop circuit 7 is connected to the first input.
nak se třetím vstupom třetího součinového logictého členu 10 a jednak s prvním vstupom prvního čítače s posuvným registrem 3.. Druhý vstup prvního čítače s posuvným registrem jl je spojen s výstupem generátoru 2 impulsů a výstup je připojen na druhý vstup druhého součinového logického členu 11. Výstup generátoru 3. impulsů je také spojen s druhým vstupem druhého čítače s posuvným registrem % se třetím vstupem druhého součinového logického členu li a 3 prvním vstupem třetího součinového logického členu 10. Druhý vstup třetího součinového logického členu 10 je připojen na výstup druhého čítače s posuvným registrem 5.. Výstup druhého součinového logického členu 11 je spojen s prvním vstupem součtového logického členu 12 a výstup třetího součinového logického členu 10 je spojen s druhým vstupem součtového logického členu 12, jehož výstup je připojen na druhý vstup prvního součinového logického členu _6.to the third input of the third product logic member 10 and to the first input of the first counter with shift register 3. The second input of the first counter with shift register j1 is connected to the output of the pulse generator 2 and the output is connected to the second input of the second product logic member 11. The output of the 3rd pulse generator is also connected to the second input of the second shift register counter% with the third input of the second product logic member 11 and 3 by the first input of the third product logic member 10. The second input of the third product logic member 10 is connected to the output of the second shift The output of the second product logic member 11 is connected to the first input of the sum logic member 12 and the output of the third product logic member 10 is connected to the second input of the sum logic member 12, the output of which is connected to the second input of the first product logic member 6.
Funkce jednotlivých elektronických bloků je patrná z jejich názvů. Vstupní nepravidelně rozložené impulsy jsou přiváděny na přičítávací vstup obousměrného čítače 1, jehož odečítací vstup je spojen s výstupem zařízení podle vynálezu. Vstupní impulsy jsou současně po vydělení v děliči 2 vstupní četnosti impulsů přivedeny na vstup bistabilního klopného obvodu T_, jehož komplementární výstupy ovládají první a druhý čítač s posuvným registrem 8 a 9 tak, že tyto čítače po dobu trvání řídicího impulsu z bistabilního klopného obvodu 2 počítají impulsy z generátoru £ impulsů, přičemž v okamžiku ukončení zmíněného řídicího impulsu se stav příslušného prvního nebo druhého čítače s posuvným registrem £ nebo 2 změní tak, že potom jeho výsledná hodnota je n-krát menší než původní hodnota, kde n představuje dělicí poměr děliče 2 vstupní četnosti impulsů. Přitom druhý čítač s posuvným registrem £ působí současně jako dělič kmitočtu generátoru _3, jehož výstupní impulsy se přes třetí, respektive druhý součinový logický člen 10 respektive 11 a součtový logický člen 12, v závislosti na výstupu obousměrného čítače 1^ a přes první součinový logický člen £ dostávají na výstup zařízení pro zpravidelnění distribuce časových intervalů. Dělicí poměr prvního a druhého čítače s posuvným,registrem £ a 5 se vždy nastaví po ukončení řídicího impulsu na hodnotu odpovídající ~ z původně napočítané hodnoty během trvání příslušného řídicího impulsu.The function of individual electronic blocks is evident from their names. Input irregularly distributed pulses are fed to the addition input of a bidirectional counter 1, the subtraction input of which is connected to the output of the device according to the invention. The input pulses are simultaneously fed to the input of a bistable flip-flop T 1 after being divided in the input pulse divider 2, the complementary outputs of which control the first and second counters with shift registers 8 and 9 such that these counters count from the bistable flip-flop 2 for the duration of the control pulse. pulses from the pulse generator £, wherein at the end of said control pulse the state of the respective first or second counter with shift register £ or 2 changes so that its resulting value is n times smaller than the original value, where n represents the division ratio of the divider 2 input pulse frequency. In this case, the second counter with the shift register 6 acts simultaneously as a frequency divider of the generator 3, whose output pulses are transmitted via the third and second product logic members 10 and 11 and the sum logic element 12, respectively, depending on the output of the bidirectional counter 1 and via the first product logic element. £ output devices for regular distribution of time intervals. The division ratio of the first and second counters with the shift registers 6 and 5 is always set after the end of the control pulse to a value corresponding to ~ from the originally calculated value during the duration of the respective control pulse.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS892796A CS276752B6 (en) | 1989-05-10 | 1989-05-10 | Device for regular distribution of time intervals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS892796A CS276752B6 (en) | 1989-05-10 | 1989-05-10 | Device for regular distribution of time intervals |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS279689A3 CS279689A3 (en) | 1992-02-19 |
| CS276752B6 true CS276752B6 (en) | 1992-08-12 |
Family
ID=5366102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS892796A CS276752B6 (en) | 1989-05-10 | 1989-05-10 | Device for regular distribution of time intervals |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS276752B6 (en) |
-
1989
- 1989-05-10 CS CS892796A patent/CS276752B6/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS279689A3 (en) | 1992-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE602004002565T2 (en) | PERIODS DIGITAL CONVERTER | |
| US3413452A (en) | Variable presetting of preset counters | |
| JPS5668033A (en) | Logic circuit | |
| CS276752B6 (en) | Device for regular distribution of time intervals | |
| DE3119650A1 (en) | FUNCTION GENERATOR | |
| GB1372012A (en) | Binary counting means | |
| GB1501279A (en) | N scale counter | |
| DE2023155A1 (en) | Modulation device | |
| GB1116886A (en) | A forwards-backwards discriminator | |
| US3328702A (en) | Pulse train modification circuits | |
| DE69423946T2 (en) | Frequency synthesizer | |
| DE2142053A1 (en) | Time selection circuit | |
| ES483795A1 (en) | Electronic gear checker | |
| DE2619445C2 (en) | Clock generator for generating the system clock of a data processing system | |
| DE2844125C2 (en) | ||
| DE2406924C2 (en) | ||
| SU924866A1 (en) | Multi-programme frequency divider | |
| SU1246355A1 (en) | Tolerance checking device | |
| SU657610A1 (en) | Pulse-frequency-to-code measuring arrangement | |
| SU1185600A1 (en) | Controlled frequency divider | |
| SU858068A1 (en) | Device for shaping logic signals of operator's reaction | |
| JPS5625888A (en) | Return signal output circuit for exclusive line multiple transmission system terminal unit | |
| JPS5685935A (en) | Reversible counting circuit of pulse | |
| NL7414194A (en) | Transfer of digital data between non-synchronised networks - uses digital circuits for phase control | |
| JPS5725744A (en) | Interleaving circuit |