CS273025B1

CS273025B1 - Connection for cyclic control's number-mark-space ratio multichannel output converter

Info

Publication number: CS273025B1
Application number: CS223087A
Authority: CS
Inventors: Jan Ing Kolias; Miroslav Ing Csc Losenicky
Original assignee: Jan Ing Kolias; Miroslav Ing Csc Losenicky
Priority date: 1987-03-31
Filing date: 1987-03-31
Publication date: 1991-02-12
Also published as: CS223087A1

Abstract

The solution concerns a multi-channel k-bit number-mark-space ratio output converter for cycle control. The principle of the solution consists in the fact that on the output of the indicator of the passing of the main voltage through zero there is a main voltage passage counter and a start-stop oscillator. The output of the start-stop oscillator is connected to an input of release counter and to a clock input of a shift register. The data output of the shift register is connected to an input of a buffer memory, whose write input is connected both to start-stop oscillator input and to the address output of the release counter. The address output of the release counter is connected to an input memory. The data output of the input memory is connected to a comparator, whose other data input is connected to an output of the main voltage passage through zero counter and the comparator data output is connected to the shift register data output. The aim of this solution is to reduce material needs, and demand for energy supply and to increase the service reliability.<IMAGE>

Description

Vynález se týká zapojení vícekanálového výstupního převodníku číslo-střída pro cyklové řízení.BACKGROUND OF THE INVENTION The present invention relates to a multi-channel number-to-cycle output converter for cyclic control.

Doposud používaná zapojení jsou charakteristická tím, že obsah paměti převodníku se přepisuje při příchodu přepisovacího signálu, a to znamená, že převodník musí být zároveň správně adresován. Až do dalšího přepisu se obsah paměti neaktualizuje. V těchto případech každý z převodníků, které se vlastně liší jen svou adresou, musí mít svůj samostatný komparátor, paměť, adresový dekodér i ěítaě. To je nákladné jak z hlediska součástkové základny, tak i z pohledu energetické náročnosti provozu.The connections used hitherto are characterized by the fact that the contents of the converter memory are overwritten upon the arrival of the rewriting signal, which means that the converter must be correctly addressed at the same time. The memory contents are not updated until the next rewrite. In these cases each of the converters, which actually differ only by their address, must have its own comparator, memory, address decoder and counters. This is costly both in terms of component base and in terms of energy consumption.

Uvedené nevýhody odstraňuje zapojení vícekanálového výstupního převodníku číslo-střída pro cyklové řízení podle vynálezu, jehož podstata spočívá v tom, že na výstup indikátoru průchodu síťového napětí nulou je připojen jednak čítač průchodu síťového napětí nulou a jednak start-stop oscilátor. Výstup start-stop oscilátoru je připojen na vstup vybavovaciho čítače a na hodinový vstup posuvného registru, jehož datový výstup je připojen na vstup vyrovnávací paměti. Zápisový vstup vyrovnávací paměti je připojen současně na vstup start-stop oscilátoru a na adresový výstup vybavovacího čítače, přičemž adresový výstup vybavovacího čítače je připojen na vstupní paměť. Datový výstup vstupní paměti je zapojen na komparátor, jehož další datový vstup je připojen na čítač průchodu síťového napětí nulou a datový výstup komparátoru je spojen s datovým vstupem posuvného registru.The above-mentioned disadvantages are eliminated by the connection of the multi-channel number-to-cycle output converter for cyclic control according to the invention, which consists in that the output of the zero-crossing line voltage indicator is connected to both the zero-crossing line voltage counter and the start-stop oscillator. The start-stop output of the oscillator is connected to the trip counter input and the clock input of the shift register whose data output is connected to the buffer input. The write buffer input is connected simultaneously to the start-stop input of the oscillator and to the address output of the trip counter, the address output of the trip counter being connected to the input memory. The data output of the input memory is connected to a comparator, the other data input of which is connected to the line voltage counter of zero and the data output of the comparator is connected to the data input of the shift register.

Zapojení je navrženo tak, že většina obvodů je pro všechny kanály výstupního převodníku společná. Tím dochází ke snížení materiálových potřeb, nároků na dodávku energie a zvýšeni provozní spolehlivosti. Zapojení také přináší značné snížení nároků na zastavený prostor a velikost plošného spoje.The wiring is designed so that most circuits are common to all channels of the output converter. This reduces material needs, energy demand and increases operational reliability. The wiring also brings a significant reduction in the space requirement and the size of the printed circuit board.

Na připojeném výkresu je znázorněno blokové schéma zapojení vícekanálového výstupního převodníku číslo-střída pro cyklové řízení.The attached drawing shows a block diagram of a multi-channel number-to-duty output converter for cycle control.

Na výstup indikátoru 4 průchodu síťového napětí nulou je připojen jednak čítač 3 průchodu síťového napětí nulou a jednak start-stop oscilátor 7, jehož výstup je připojen na vstup vybavovacího čítače 5 a na hodinový vstup posuvného registru 6. Datový výstup posuvného registru 6 je připojen na vstup vyrovnávací paměti 8, jejíž zápisový vstup je připojen současně na vstup start-stop oscilátoru 7 a na adresový výstup vybavovacího čítače 5, přičemž adresový výstup vybavovacího čítače 5 je připojen na vstupní paměť U Datový výstup vstupní paměti JI je zapojen na komparátor 2, jehož další datový vstup je připojen na výstup čítače 3 průchodu síťového napětí nulou a datový výstup komparátoru 2 je spojen s datovým vstupem posuvného registru 6.The zero-crossing line voltage indicator 4 is connected to both the zero-crossing line voltage counter 3 and the start-stop oscillator 7, the output of which is connected to the trip counter input 5 and to the clock input of shift register 6. buffer input 8, the write input of which is connected simultaneously to the start-stop input of the oscillator 7 and to the address output of the trip counter 5, the address output of the trip counter 5 being connected to the input U a further data input is connected to the output of the mains voltage zero counter 3 and the data output of the comparator 2 is connected to the data input of the shift register 6.

Ve vstupní paměti 1 -je uloženo n k-bitových datových slov. Při každém průchodu síťového napětí nulou generuje indikátor 4 průchodu síťového napětí nulou impuls, který inkrementuje čítač 3 průchodu síťového napětí nulou. Tentýž impuls spustí start-stop oscilátor 7, který vyšle sérii n impulsů na vstup vybavovacího čítače 5, který pracuje modulo n, a na hodinový vstup posuvného registru 6. Poslední ze série n impulsů generovaných po každém spouštění start-stop oscilátoru 7 zajišťuje vznik impulsu na výstupu vybavovacího čítače 5, kterým se zablokuje činnost start-stop oscilátoru 7 a současně se přepíše obsah vyrovnávací paměti 8. Datový výstup vybavovacího čítače 5 je spojen s adresovým vstupem vstupní paměti J., takže na výstupu této paměti se postupně objeví n uložených k-bitových slov. Tato k-bitová datová slova jsou v komparátoru 2 porovnávána s okamžitým obsahem čítače 3 průchodu síťového napětí nulou a výsledek tohoto porovnání je ukládán do posuvného registru 6, ve kterém je takto zapsáno n-bitové slovo. Toto n-bitové datové slovo, odpovídající výsledku srovnání okamžitého stavu čítače průchodů síťového napětí nulou 3 a n k-bitových slov uložených ve vstupní paměti J_, se po každém ukončení cyklu čítání vybavovacího čítače 5 přepíše do vyrovnávací paměti 8.N-bit data words are stored in the input memory 1-. At each zero crossing of the line voltage, the zero line voltage indicator 4 generates a pulse that increments the zero line voltage counter 3. The same pulse triggers the start-stop oscillator 7, which sends a series of n pulses to the input of the trip counter 5 that operates modulo n and to the clock input of the shift register 6. The last of a series of n pulses generated after each start of the start-stop oscillator 7 at the output of the trip counter 5, which blocks the start-stop operation of the oscillator 7 and at the same time overwrites the contents of the buffer 8. The data output of the trip counter 5 is coupled to the address input of the input memory J. -bit words. These k-bit data words are compared in the comparator 2 with the instantaneous content of the line voltage counter 3 and the result of this comparison is stored in a shift register 6 in which the n-bit word is thus written. This n-bit data word corresponding to the result of the comparison of the instantaneous state of the zero-crossing network voltage counter 3 and the n k-bit words stored in the input memory 7 is written to buffer 8 after each completion of the trip counter counting cycle.

Pro správnou funkci zapojení podle vynálezu je třeba zajistit, aby rychlost start-stop oscilátoru 7 a rychlost čítání vybavovacího čítače 5 byla co nejvyšší, tj. aby čas potřebný k načtení série n impulsů z výstupu start-stop oscilátoru 7 byl pro výbavovací čítač 5 eo nejkratší.For proper operation of the circuit according to the invention it is necessary to ensure that the start-stop speed of the oscillator 7 and the counting speed of the trip counter 5 are as high as possible, i.e. the shortest.

CS 273 025 B1CS 273 025 B1

Vícekanálový k-bitový výstupní převodník číslo-střída nalezne využití při cyklovém řízeni vícekanálových soustav. Typickým příkladem jsou například zonální vypalovací pece, u kterých je nutno příkon každé zóny, může jich být až 8 i více, regulovat samostatně.Multichannel k-bit output converter number-class finds use in cyclic control of multichannel systems. Typical examples are, for example, zone-fired furnaces in which the power consumption of each zone, up to 8 or more of them, must be regulated separately.

Claims

Connection of multichannel output converter N / C for cyclic control, characterized in that on the output of the zero-voltage-force indicator (4) is connected both the zero-voltage-force counter (3) and the start-stop oscillator (7), whose output is connected to the input of the trip counter (5) and to the clock input of the shift register (6), whose data output is connected to the buffer input (8), the write input of which is connected simultaneously to the start-stop input of the oscillator (7) output of the trip counter (5), wherein the address output of trip counter (5) is connected to an input memory (1), the data output of which is connected to a comparator (2) whose other data input is connected to output of the counter The data output of the comparator (2) is connected to the data input of the shift register (6).