CS272966B1 - Protective circuit for c-mos ram memory - Google Patents
Protective circuit for c-mos ram memory Download PDFInfo
- Publication number
- CS272966B1 CS272966B1 CS543587A CS543587A CS272966B1 CS 272966 B1 CS272966 B1 CS 272966B1 CS 543587 A CS543587 A CS 543587A CS 543587 A CS543587 A CS 543587A CS 272966 B1 CS272966 B1 CS 272966B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- transistor
- memory
- mos ram
- terminal
- mos
- Prior art date
Links
- 230000015654 memory Effects 0.000 title abstract description 15
- 230000001681 protective effect Effects 0.000 title description 2
- 238000001514 detection method Methods 0.000 abstract description 2
- 230000007704 transition Effects 0.000 abstract description 2
- 230000002596 correlated effect Effects 0.000 abstract 1
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 230000000903 blocking effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
1 CS 272966 B1 £ »ί·
Vynález aa týká ochranného obvodu pre pamat C-MOS RAM, kde rieši snímaniepoklesu napatia zdroja pri výpadku sieťového napatia a súčasne blokovanie přístupuk pamati za účelom ochrany uložených dát,
Moderné pamatové obvody vyrobené technológiou C-MOS odoberajú v režime uchovaniainforraákie, prúd niekoťko desiatok mikroampérov. K uchovaniu obsahu pamá*ti postačujenapatie 2V a napatie na uvolnovacom vstupe CB zhodné s napájecím napatím paraati.Staticky je tohoto stavu možné dosiahnúť spojením vývodu CE s výstupom riadiacehohradla s otvoreným kolektorom, ktorý je cez rezistor spojený s napájením pamati. Totojednoduché zapojenie nie je však dostatočne spolehlivé a može sa stať, že niektoréadresy sa obsadia falosnými dátarai v dosledku toho, že pamat može byť aktivovanáešte v době přechodového deja pri zapínaní a vypínaní sletového napájania.
Tomuto je možné zabrániť tým, že výpadok napatia je zistený v předstihu předvznikom nedefinovaných stavov na zberniciach a pamat je zablokovaná, V zahraničí sak tomuto používá žpeciálnych integrovaných obvodov, ktoré pri poklese napatia zdrojapod 4,55V generujú signál, ktorýra tranzistorový spínač zablokoje přístup k pamati. V tuzemsku sa k tomuto účelu používá roznych zapojení s operačnými zosilňovačmi,připadne poměrně složitých zapojení s tranzistormi.
Tento problém jednoduchým sposobom rieši zapojenie ochranného obvodu pre pamaťC-MCS RAM podía vynálezu, ktorého podstatou je, že snímacia svorka je cez prvýrezistor a najmenej jeden prvý tranzistor zapojený ako dioda, připojená k bázedruhého tranzistore, ktorá je cez druhý rezistor připojená k spoločnej svorke, zatial1čo kolektor druhého tranzistore je vyvedený na výstupnú svorku, ktorá je cez třetírezistor spojená s napájacou svorkou, pričom emitor druhého tranzistore je připojenýk riadiacej svorke. fla priloženom obr.č.l je znázorněná schéma zapojenia ochranného obvodu prepamat C-MCS RAM. V hornej časti bázového deliča druhého tranzistore 10 je zapojený prvý rezistor6 v sérii s prvým tranzistorom 2» zapojeným ako dioda. V dolnej Časti deliča je druhýrezistor 8 na ktorom vzniká úbytok napatia potřebný k zopnutiu druhého tranzistore10, Snímacia svorka 1 je připojená ku kladnému pólu zdroja napájacieho napatia +5V,svorka 2 je připojená k spoločnému vodičů zdrojov. Výstup výběrového signálu CS,ktorý je aktívny v úrovni I sa pripája k riadiacej svorke 2» t.j. k emitoru druhéhotranzistora 10. Výstupná svorka 5, t.j. kolektor druhého tranzistore 10 je připojenýk uvolnovaciemu vstupu CE pamati C-MOS RAM, ktorý je cez třetí rezistor 9 a napájaciusvorku 4 připojený k napájaciemu napatiu pamati C-MOS RAM. Pri poklese napatia zdrojana svorke 1 klesá aj prúd deličom v obvode bázy druhého tranzistora 10. Poklesomprúdu deličom vzrastá nelineáme odpor přechodu kolektor - emitor prvého tranzistora7, takže súčasne e poklesom napatia vzrastá hodnota odporu hornej časti deliča, čímsa zvačšuje jeho deliaci poměr a k rozopnutiu druhého tranzistora 10 dochádza privyššom napatí zdroja, t.j. pri menšom poklese jeho napatia ako pri odporovom děličis rovnakým deliacim pomerom. Po rozopnutí druhého tranzistora 10 napatie na výstupnejsvorke 5, t.j, na uvolnovacom vstupe CE pamati C-MCS RAM sleduje napájacie napatiepamati a nedefinované stavy signálu CS na riadiacej svorke 2 nemóžu ovplyvniť úroveňuvolnovacieho vstpu CE pamati C-MOS RAM, čím je přístup k pamati zablokovaný.
Zapojenie je možné využit' k ochraně obsahu pamati C-MOS RAM vybavenýchuvoťňovacím vstupom CE so zálohovaným napájaním z batérie. Zvýšenie strmostivypínačej charakteristiky obvodu je možné dosiahnúť zaradením ťalšieho tranzistorazapojeného ako dioda do hornej časti bázového deliča druhého tranzistora 10.
Claims (2)
- X jť CS 272966 B1
- 2 PREDHET VYJfÍLEZU Ochranný obvod pre pamat C-1ÍOS RAM vyznačujúci ea tým, že snímacia svorka /1/je cez prvý rezistor /6/ a najmenej jeden prvý tranzistor /7/ zapojený ako diodapřipojená k báze druhého tranzistore /10/, ktorá je cez druhý rezistor /8/ připojenák spoloěnej svorke /2/, zatial’ čo kolektor druhého tranzistore /10/ je vyvedený navýstupná svorku /5/, ktorá je cez třetí rezistor /9/ spojená s napájacou svorkou /4/,pričom emitor druhého tranzistore /10/ je připojený k riadiacej svorke /3/. 1 výkres
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS543587A CS272966B1 (en) | 1987-07-17 | 1987-07-17 | Protective circuit for c-mos ram memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS543587A CS272966B1 (en) | 1987-07-17 | 1987-07-17 | Protective circuit for c-mos ram memory |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS543587A1 CS543587A1 (en) | 1990-07-12 |
| CS272966B1 true CS272966B1 (en) | 1991-02-12 |
Family
ID=5399261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS543587A CS272966B1 (en) | 1987-07-17 | 1987-07-17 | Protective circuit for c-mos ram memory |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS272966B1 (cs) |
-
1987
- 1987-07-17 CS CS543587A patent/CS272966B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS543587A1 (en) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4399524A (en) | Memory protection system | |
| US4587640A (en) | Cassette type semiconductor memory device | |
| US3562555A (en) | Memory protecting circuit | |
| US4713555A (en) | Battery charging protection circuit | |
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| JP2776493B2 (ja) | 電子機器用電源装置及びその制御方法 | |
| US5138142A (en) | Ic card with improved power supply switching circuitry | |
| CA1154538A (en) | Battery backup circuit for an integrated memory device | |
| EP0690449A3 (en) | Sense amplifier for semiconductor memory device | |
| US3938008A (en) | Common bus driver complementary protect circuit | |
| CS272966B1 (en) | Protective circuit for c-mos ram memory | |
| JPS5828680B2 (ja) | 半導体記憶装置 | |
| US4223395A (en) | Volatile memory hold device | |
| JPS58128089A (ja) | 半導体記憶装置 | |
| US5586077A (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP3226002B2 (ja) | 逆流阻止回路を有する回路装置 | |
| CN217181045U (zh) | 一种供电电路、主板及电子设备 | |
| US5797024A (en) | PC card | |
| US8577630B2 (en) | Automatic discharge of a failed battery | |
| SU1035721A1 (ru) | Устройство дл защиты информационной цепи между полупроводниковыми блоками с автономными источниками питани | |
| KR920009361B1 (ko) | 충방전 제어회로 | |
| JPS5825452Y2 (ja) | バックアップ回路 | |
| JPH03154914A (ja) | 半導体記憶装置のインターフェイス回路 | |
| JP2530742B2 (ja) | メモリカ―ド | |
| JPH05204776A (ja) | メモリカード |