CS269642B1 - Zapojení pro generaci kontrolního signálu - Google Patents
Zapojení pro generaci kontrolního signálu Download PDFInfo
- Publication number
- CS269642B1 CS269642B1 CS889094A CS909488A CS269642B1 CS 269642 B1 CS269642 B1 CS 269642B1 CS 889094 A CS889094 A CS 889094A CS 909488 A CS909488 A CS 909488A CS 269642 B1 CS269642 B1 CS 269642B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- power supply
- output
- comparator
- backup memory
- Prior art date
Links
Landscapes
- Power Sources (AREA)
Abstract
zapojeni řeší problematiku ošetření mikroprocesorového systému pří výpadku napájecího zdroje tak, aby po obnovení dodávky energie mohl systém pokračovat v započaté činnosti. Dva vstupní komparétory porovnáváj1-hlad inu napájecího napětí na sběracím kondenzátoru napájecího zdroje systému. Při výpadku napájení nejprve reaguje komparátor vy88í hladiny napětí a způsobí přerušení práce procesoru a umožní uložení důležitých dat do zálohové paměti. Dále klesající hladina napětí způsobí zablokování procesoru a zálohové paměti. Po obnovení dodávky energie je procesor inicializován, pamět odblokována a po zpětném přesunu dat připraven k další činnosti, zapojení se využije v regulačních systémech pro energetiku a teplárenství.
Description
Vynález se týká zapojení pro generaci kontrolního signálu pro ošetření mikroprocesorového systému při výpadku napájecího zdroje.
Jaou známa zapojení, která zajišEují přechod počítačových systémů po výpadku napájení elektrickou energií do tzv. klidového stavu. V klidovém stavu je obvykle procesorová část systému zablokována až do doby následné inicializace a operační paměE napájená zálohovým napětím z akumulátorových baterií. Tato zapojení pracují tak, Že nezpracují výpadek s kolísavým charakterem, kterým je obvykle provázen výpadek sílového napájení. Některá známá zapojení, která dovedou řešit i zmíněný typ poruchy jsou značně složitá, sestavená z většího počtu tranzistorů z důvodu nízkého zbytkového napájecího napětí a dalších pasivních součástek, odporů, kondenzátorů a podobně. Proto je velmi náročné oživení takových celků a v neposlední řadě je srovnatelně nízká spolehlivost. Jiná zapojení byla řešena pro typy počítačů určených pro sběr dat, kde jsou data ukládána do feritových pamětí a proto svým rozsahem, složitostí, ale i funkčně nevyhovující požadavkům mikroprocesorových systému, zvláště je-li celá procesorová jednotka včetně pamětí umístěna na jedné spojové desce, kam je potřeba umístit i hlídací obvody.
Tyto nedostatky odstraňuje zapojení pro generaci kontrolního signálu podle vynálezu, u kterého je napájecí vstup spojen s napájecím vstupem nižšího komparátoru, s napájecím vstupem bezkontaktního spínače, s napájecím vstupem klopného obvodu a s napájecím vstupem zálohové paměti, podstata vynálezu spočívá v tom, že řídící vstup zapojení je spojen se vstupem vyššího komparátoru a s řídícím vstupem nižšího komparátoru. Výstup nižšího komparátoru je spojen se vstupem bezkontaktního spínače. Výstup bezkontaktního spínače je spojen se vstupem klopného obvodu. Výstup klopného obvodu je spojen s inicializačním vstupem mikroprocesoru. Přerušovací vstup mikroprocesoru je spojen s výstupem vyššího komparátoru. Negovaný výstup klopného obvodu je spojen se vstupem zálohové paměti.
Výhodou zapojení podle vynálezu je, že pomocí jednoduchého uspořádání se dosáhlo vytvoření posloupnosti všech potřebných signálů, které spolehlivě obslouží mikroprocesorový systém při výpadku napájení a bez hazardních stavů uvede do klidu a přesune obsah všech potřebných dat do zálohové paměti. Zde se data uchovávají až do okamžiku obnovení napájení, kde se v rámci počáteční inicializace systému potřebná data vracejí na původní místa v paměti a systém pokračuje v původně započaté činnosti. Další výhodou zapojení je schopnost zpracovávat výpadek napájení tak zvaného kmitavého charakteru, tedy takový, při kterém dochází několikrát po sobě k poklesu a k opětovnému zvýšení během jedné sekundy. Tento charakter výpadku je typický např. pro světelnou nebo průmyslovou rozvodnou síE. Této vlastnosti se dosahuje vhodným časovým zpožděním, které je nutné pro přesun chráněných dat v systému ve spolupráci s kontrolním signálem, který testuje okamžitý stav a úroveň napájecího napětí. Výhodou je i jednoduchost zapojení s maximálním využitím integrovaných obvodů, což dává záruku vysoké spolehlivosti zapojení při použití v mikroprocesorovém systému.
Zapojení pro generaci kontrolního signálu podle vynálezu je znázorněno schématicky na připojeném výkrese.
jednotlivé prvky zapojení je možné charakterizovat takto, oba komparátory χ a 2 jsou stejné. Jsou v integrovaném provedení. Slouží k porovnání hladiny napájecího napětí. Jsou nastaveny rozdílně. Bezkontaktní spínač 3 se zpožděním je tranzistor typu NPN s paralelně připojeným kondenzátorem, který slouží k ovládání klopného obvodu 4. Klopný obvod 4 má vytvořenou vnitřní hysterezi a je v integrovaném provedení typu CMOS. Slouží jednak k ovládání mikroprocesoru 5 a k ovládání a blokování zálohové paměti 6. Mikroprocesor je osmibitový a slouží k činnosti kontroloveného systému. Komparátor 2, bezkontaktní spínač 3, klopný obvod 4 a zálohová paměE 6 jsou společně napájeny z akumulátoru typu NiCd.
CS 269642 Bl
Obvod pro generaci kontrolního signálu je zapojen takto. Napájecí vstup 02 zapojení je spojen s napájecím vstupem 22 nižšího komparátoru 2 s napájecím vstupem 32 bezkontaktního spínače 3 s napájecím vstupem 42 klopného obvodu 4 a s napájecím vstupem 62 zálohové paměti 6. Řídící vstup 0Ϊ zapojení je spojen se vstupem 11 vyššího komparátoru 2. Vstup 23 nižšího komparátoru 2 je spojen se vstupem 31 bezkontaktního spínače 3. Výstup 33 bezkontaktního spínače 3 je spojen se vstupem 41 klopného obvodu 4. výstup 44 klopného obvodu 4 je spojen s inicializačním vstupem 52 mikroprocesoru 5. Přerušovací vstup 51 mikroprocesoru 5 je spojen s výstupem 12 vyššího komparátoru 1. Negovaný výstup 43 klopného obvodu 4 je spojen se vstupem 61 zálohové paměti 6.
Zapojení pracuje takto. Na řídící vstup 01 zapojení se přivádí napětí na sběrném kondenzátoru napájecího zdroje, vyšší komparátor 1_ vyhodnotí pokles napětí pod spodní úroveň napájecího napětí stanovenou technickými podmínkami zařízení. Vyhodnocený signál se z výstupu 12 vyššiho komparátoru i, přivede na přerušovací vstup 51 mikroprocesoru 5. Zde okamžitě způsobí programovou sekvenci, která přesune potřebné data z vnitřní paměti mikroprocesoru do zálohové paměti 6 a provede zákaz dalšího přerušení mikroprocesoru 5. Nižší'komparátor 2 vyhodnotí pokles napětí pod úroveň-kdy přestanou pracovat stabilizátory napájení, vyhodnocený signál z výstupu 23 nižšího komparátoru 2 se přivede na. vstup 31 bezkontaktního spínače 3. Bezkontaktní spínač vybije zpožďovací kondenzátor a uvede přes vstup 41 výstup klopného obvodu 4 do stavu, kterým blokuje pomocí inicializačního vstupu 52 funkci mikroprocesoru 5 a pomocí blokovacího vstupu 61 zápis do zálohové paměti, po následovném obnovení napájení se rozepne bezkontaktní spínač 3 a po vybití zpožďovacího kondenzátoru klopný obvod 4 uvede své vstupy 43 a 44 do stavu, který způsobí odblokování zálohové paměti 6 a inicializaci mikroprocesoru 5. Mikroprocesor 5 přesune data ze zálohové paměti 6 zpět do vnitřní paměti mikroprocesoru. Na napájecí vstup 02 zapojení je přivedeno napětí z akumulátoru, které napájí nižší komparátor 2, bezkontaktní spínač 3, klopný obvod 4 a zálohovou pamět 6.
Claims (1)
- PŘEDMĚT VYNÁLEZUZapojení pro generací kontrolního signálu, jehož napájecí vstup je spojen s napájecím vstupem nižšího komparátoru, s napájecím vstupem bezkontaktního spínače, s napájecím vstupem klopného obvodu a s napájecím vstupem zálohové paměti, vyznačující se tím, že řídící vstup (01) zapojení je spojen se vstupem (11) vyššího komparátoru (1) a s řídícím vstupem (21) nižšího komparátoru (2), jehož výstup (23) je spojen se vstupem (31) bezkontaktního spínače (3), jehož výstup (33) je spojen se vstupem (41) klopného obvodu (4), jehož výstup (44) je spojen s inicializačním vstupem (52) mikroprocesoru (5), jehož přerušovací vstup (51) je spojen s výstupem (12) vyššího komparátoru (1) a negovaný výstup (43) klopného obvodu (4) je spojen se vstupem (61) zálohové paměti (6). .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS889094A CS269642B1 (cs) | 1988-12-30 | 1988-12-30 | Zapojení pro generaci kontrolního signálu |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS889094A CS269642B1 (cs) | 1988-12-30 | 1988-12-30 | Zapojení pro generaci kontrolního signálu |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS909488A1 CS909488A1 (en) | 1989-09-12 |
| CS269642B1 true CS269642B1 (cs) | 1990-04-11 |
Family
ID=5442250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS889094A CS269642B1 (cs) | 1988-12-30 | 1988-12-30 | Zapojení pro generaci kontrolního signálu |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS269642B1 (cs) |
-
1988
- 1988-12-30 CS CS889094A patent/CS269642B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS909488A1 (en) | 1989-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458307A (en) | Data processor system including data-save controller for protection against loss of volatile memory information during power failure | |
| EP0614143B1 (en) | Data processing system with power-fail protected memory module | |
| US5237699A (en) | Nonvolatile microprocessor with predetermined state on power-down | |
| US5283792A (en) | Power up/power down controller and power fail detector for processor | |
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| JP2582489B2 (ja) | 電子機器の停電回復装置 | |
| US5615328A (en) | PCMCIA SRAM card function using DRAM technology | |
| CS269642B1 (cs) | Zapojení pro generaci kontrolního signálu | |
| US6888267B2 (en) | Battery backed memory with low battery voltage trip, disconnect and lockout | |
| JPS63217455A (ja) | Ramバツクアツプシステム | |
| JP2504502B2 (ja) | 集積回路カ―ド | |
| CN115391848B (zh) | 一种机载复杂电子产品中的敏感信息应急销毁系统 | |
| CN222653400U (zh) | 一种适用于2乘2取2架构的双cpu电路 | |
| JP2782784B2 (ja) | マイクロコンピュータの制御装置 | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JPS61141059A (ja) | 端末装置 | |
| RU21310U1 (ru) | Вычислительный модуль | |
| SU1108504A1 (ru) | Формирователь сигналов сброса дл блоков пам ти | |
| CN116679223A (zh) | 一种后备电池单元放电测试装置及方法 | |
| JPS6364148A (ja) | メモリの書込み情報保護装置 | |
| SU841088A2 (ru) | Двухустойчивый элемент | |
| EP0509227B1 (en) | Processing apparatus having a backup processor | |
| CN121039638A (zh) | 用于计算单元的控制集成电路和用于机动车辆的计算单元 | |
| JPS60138624A (ja) | バツテリバツクアツプしたramを有する制御装置 | |
| JPH06110859A (ja) | 二重化システム状態認識回路 |