CS268257B1 - Zapojení externího adapteru dvoukanálového modulu - Google Patents

Abstract

Je řešeno výhodným způsobem zapojení multiplexního a blokmultiplexního kanálu počítačů s využitím univerzální­ ho procesoru vstupu/výstupu. Řešení se týká zapojení externího adaptéru dvoukanálového modulu, rJ. multiplexního^a blokmultiplexního kanálu, který slouží k připojování přídavných zařízení k počítači a to prostřednictvím standardních interfejsů multiplexního a blokmultiplexního kanálu a k propojování počítačů pomooí adaptéru kanál-kanál. Externí adaptér dvoukanálového modulu je hardwarový blokt který z jedné strany je napojen na přenosový procesor počítače a z druhé strany z nžj vystupují standardní multiplexní interfejsy pro připojování přídavných zařízeni a déle do něj vstupuje standardní interfejs do adaptéru kanál-kanál ze spřaženeho počítače. Podstata řešení spočívá v tom. že externí adaptér dvoukanálového modulu je napojen na jeden přenosový procesor, kterého využívá pro řízení činnosti přídavného zařízení i pro přenos dat s tímto přídavným zařízením na multlplexním kanále a současní pro řízení činnosti přídavné­ ho mřížení na blokmultiplexnim kanále avšak bez přenosu dat, které vzhledem ke své rychlosti Jsou přená­ šena zvláštním datovým blokem a dále je přenosový procesor využíván i pro řízení činnosti adaptéru kanál-kanál tak, že chování adaptéru kanál-kanál k vlastnímu počítači je imitováno mikro-programem přenosového procesoru a chování vzhledem k spřaženému počítači je též řízeno mikroprogramem přenosového procesoru, ja koby šlo o mikroprogramovš řízenou řídící jednotku přídavného zařízení napojeného na spražený počítač.

Description

Vynález se týká zapojení externího adaptéru dvoukanálového modulu, který slouží k připojování přídavných zařízení k počítači, a to prostřednictvím standardních interfejsů multiplexního a blokmultiplexního kanálu a k připojení adaptéru kanál-kanál. Externí adaptér dvoukanálového modulu je hardwarový blok, který z jedné strany je napojen na univerzální přenosový procesor počítače a z druhé strany z něj vystupují standardní multiplexní a blokmultlplexní interfejsy pro připojení přídavných zařízení, dále do něj vstupuje standardní interfejs adaptéru kanál-kanál ze spraženého počítače.

Dosud známá zapojení pro připojování přídavných zařízení k počítači hlavně využívala operačního procesu počítače k řízení činnosti přídavných zařízení nebo dokonce i k vlastnímu přenosu dat, čímž se snižoval-výkon operačního procesoru o čas věnovaný této činnosti. Na multiplexním kanálu počítače typicky operační procesor prováděl řízení činnosti přídavného zařízení i vlastní přenos dat do /z hlavní paměti a na blo_ multipexním kanálu počítače prováděl operační procesor typicky pouze řízení činnosti přídavného zařízení a přenos dat probíhal, vzhledem k vysoké rychlosti, pomocí hardwarového datového bloku do/« hlavní paměti.

Dále dosud známá zapojení pro připojování přídavných zařízení k počítači využívala zvláštního přenosového procesoru k řízení činnosti přídavných zařízení na multiplexním kanále i k vlastnímu přenosu dat do/z hlavní paměti, což bylo hardwarově poměrně náročné.

Dosud známá propojení dvou počítačů pro rychlý přenos dat se prováděla pomocí adaptéru kanál-kanál, který mohl být vestavěn do skříně jednoho počítače a který se připojoval ke každému u obou počítačů jako přídavné zařízení na standardní interfrejs blokmultiplexního kanálu. Tím byl adaptér kanál-kanál poměrně hardwárově rozsáhlý celek, protože musel obsahovat dvakrát obvody připojené řídicí jednotky přídavného zařízení na standardní inte_rr»js blokmultiplexního kanálu počítače.

Uvedené nedostatky odstraňuje zapocení externího adaptéru dvoukanálového modulu skládajícího se z datového bloku, z bloku, společných dekodérů a registrů, z bloku výstupního datového registru a synchronizací, z bloku adaptéru kanál-kanál a z externích adaptérů pro multiplexní a blokmultlplexní kanál a pro adaptér kanál-kanál, jehož podstata spočívá v tom, že nultý vstup přenosového procesoru je připojen na obousměrnou vnitřní mezimodulovaou sběrnici počítače, která je spojena s nultým vstupem datového bloku, přičemž z prvního výstupu přenosového procesoru je zapojena na první vstup externího adaptéru multiplexního kanálu sběrnice mikroinstrukce, která je dále spojena s prvním vstupem bloku společných dekodérů a registrů a dále s prvním vstupem externího adaptéru blokmultiplexního kanálu a s prvním vstupem externího adaptéru kanálkanál a b třetím vstupem bloku adaptéru kanál-kanál, dále z druhého výstupu přenosového procesoru je zapojena na druhý vstup externího adaptéru multiplexního kanálu výstupní sběrnice zápisníku, která je dále spojena s druhým vstupem bloku společných dekodérů a registrů a dále s druhým vstupem externího adaptéru blokmultiplexního kanálu a b druhým vstupem externího adaptéM^aÉŽY-kanál a se čtvrtým vstupem bloku adaptéru kanál-kanál, přičemž je na první vstup přenosového procesoru přivedena z prvního výstupu externího adaptéru multiplexního kanálu vstupní sběrnice zápisníku, která je dále spojena s prvním výstupem bloku adaptéru kanál-kanál a dálo s prvním výstupem externího adaptéru blokmultiplexního kanálu a s prvním výstupem externího adaptéru adaptéru kanál-kanál a s prvním výstupem bloku společných dekodérů a registrů, na jehož druhý výstup je připojen vodič vstupem přenosového procesoru, gistrů je připojena obousměrná ním vstupem datového bloku, na vého bloku, která je spojena s výsledku externího testu, který je spojen s druhým přičemž na třetí vstup bloku spoleěnýoh dekodérů a resběrnice řízení datového bloku, která je spojena s ρινί ehož první výstup je připojena výstupní sběrnice datoprvním vstupem bloku výstupního datového registru, na jehož první výstup je připojena vstupní sběrnice datového bloku, která je spojena s druhým vstupem datového bloku, na jehož třetí vstup je přivedena sběrnice synchroni

CS 268 257 Bl žací, která je spojena s druhým výstupem bloku výstupního datového registru a synchronizací, na jehož čtvrtý výstup je přiložena výstupní datová sbernios blokmultiplexního kanálu, která je spojena s třetím vstupem externího adaptéru blokmultiplexního kanálu, na jehož druhý výstup je připojena vstupní datová sběrnice blokmultiplexního kanálu, která je spojena s druhým vstupem bloku výstupního datového registru a synchronizací, na jehož třetí vstup je připojena obousměrná řídicí sběrnice blokmultiplexního kanálu, která je spojena se čtvrtým vstupem externího adaptéru blokmultiplexního kanálu, na jehož třetí výstup je připojena sběrnice interfejsu blokmultiplexního kanálu, která vede ven z externího adaptéru dvoukanálového modulu stejně tak jako sběrnice interfejsu multiplexního kanálu, která je spojena s druhým výstupem externího adaptéru multiplexního kanálu a stejně jako sběrnice' interfejsu spřaženého poěítaěe, která je spojena s třetím vstupem externího adaptéru adaptéru kanál-kanál, na jehož třetí vstup je připojena výstupní datová sběrnice adaptéru kanál-kanál, která je spojena s druhým výstupem bloku adaptéru kanál-kanál, přičemž na jeho žestý vstup je připojena obousměrná řídioí sběrnioe adaptéru kanál-kanál, která je spojena s čtvrtým vstupem externího adaptéru adaptéru kanál-kanál, na jehož druhý výstup je připojena vstupní datová sběrnice adaptéru kanál-kanál, která je spojena s pátým vstupem bloku adaptéru kanálkanál a současně s čtvrtým vstupem bloku výstupního datového registru a synchronizací, přičemž na jeho třetí výstup je připojena výstupní sběrnice datového registru, která je spojena s druhým vstupem bloku adaptéru kanál-kanál, na jehož první vstup.je připojena obousměrná sběrnice řízení adaptéru kanál-kanál, která je spojena s čtvrtým vstupem bloku společných dekodérů a registrů.

Zapojením podle vynálezu je tak dosaženo hardwarově úsporného řešení použitím sdíleného přenosového procesoru pro multiplaxní i blokmultiplexní kanál a dále úspory více než poloviny obvodů adaptéru kanál-kanál, protože odpadají obvody napojené na blokmultiplexní kanál hostitelského počítače a adaptér kanál-kanál je řízen mikroprogramem přenosového procesoru. Například zapojením podle vynálezu v počítači EC 1027 se dosáhlo vysokého využití nákladného přenosového·* procesoru a dále se snížil objem hardwaru kanál-kanál na 6 desek například oproti 17 obdobným deskám potřebným pro adaptér kanálkanál v počítači EC 1055.

Dále zapojení podle vynálezu přináší tu výhodu, že největší část hardwaru dvoukanálového modulu je přímo řízena mikroprogramem přenosového procesoru, čímž se usnadňuje provádění změn pouze upravou mikroprogramů a dále se usnadňuje testování pomocí mikroprogramu přenosového procesoru a lokalizace závad.

Na výkresu je znázorněno zapojení externího adaptéru dvoukanálového modulu podle vynálezu.

Dvoukanálový modul se skládá z univerzálního přenosového procesoru 1 a z externího adaptéru dvoukanálového modulu, který se skládá z datového bloku 2, z bloku společných dekodérů a registrů 2» ^z bloku výstupního datového registru a synchronizací £, z bloku adaptéru kanál-kanál £ a z externích adaptérů pro multiplexní 6, a blokmultiplexní 2 kanál a pro adaptér kanál-kanál 8.

Zapojení externího adaptéru dvoukanálového modulu podle vynálezu je provedeno tak, že se skládá z datového bloku 2, z bloku 2 společných dekodérů a registrů, z bloku £ výstupního datového registru a synchronizací, z bloku 2 adaptéru kanál-kanál, z externího adaptéru £ multiplexního kanálu, z externího adaptéru χ blokmultiplexního kanálu a z externího adaptéru 8 adaptéru kanál-kanál a tyto bloky jsou provedeny tak, že nultý vstup 10 přenosového procesoru 2 jo připojen na obousměrnou vnitřní mezimodulovou sběrnici 000 počítače, která je opojena s nultým vstupem 20 datového bloku 2, přičemž z prvního výstupu 11 přenosového procesoru 2 J® zapojen na první vstup 61 externího adaptéru 6_ multiplexního kanálu sběrnice 110 mikroinstrukce, která je dále spojena s prvním vstupem 21 bloku 2 společných dekodérů a registrů a dále s prvním vstupem 71 externího adaptéru χ blokmultiplexního kanálu a s prvn-ím vstupem 81 exter

CS 268 257 Bl ního adaptéru 8 adaptéru kanál-kanál, dále z druhého výstupu 12 přenosového procesoru 1 je zapojena na druhý vstup 62 externího adaptéru £ multiplexního kanálu výstupní sběrnice 120 zápisníku, která je dále spojena b druhým vstupem 32 bloku £ společných dekodérů a registrů a dále β druhým vstupem 72 externího adaptéru £ blokmultiplexního kanálu a β druhým vstupem 82 externího adaptéru 8 adaptéru kanál-kanál a a čtvrtým vstupem 54 bloku £ adaptéru kanál-kanál, přičemž je na první vstup 13 přenosového procesoru 1 přivedena z prvního výstupu 63 externího adaptéru £ multiplexního kanálu vstupní sběrnice 130 zápisníku, která je dále spojena s prvním výstupem 55 bloku £ adaptéru kanál-kanál a dále s prvním výstupem 73 externího adaptéru £ blokmultiplexního kanálu, a prvním výstupem 83 externího adaptéru 8 adaptéru kanál-kanál a b prvním výstupem 33 bloku £ společných dekodérů a registrů, na jehož druhý výstup 34 je připojen vodič 140 výsledku externího testu, který je spojen s druhým vstupem 14 přenosového procesoru 1, přičemž na třetí vstup 35 bloku £ společných dekodérů a registrů je připojena obousměrná sběrnice 210 řízení datového bloku, která je spojena s prvním vstupem 21 datového bloku 2, na jehož první výstup 22 je připojena výstupní sběrnice 220 datového bloku, která je spojena s prvním vstupem 41 bloku £ výstupního datového registru, na jehož první výstup £2 je připojena vstupní sběrnice 230 datového bloku, která je spojena e druhým vstupem 23 datového bloku 2, na jehož třetí vstup 2£ je přivedena sběrnice 240 synchronizací, která je spojena s druhým výstupem 43 bloku £ výstupního datového registru a synchronizací, na jehož čtvrtý výstup 45 je připojena výstupní datová sběrnice 450 blokmultiplexního kanálu, která je spojena s třetím vstupem 74 externího adaptéru £ blokmultiplexního kanálu, na jehož druhý výstup 75 je připojena datová sběrnice 46Ο blokmultiplexního kanálu, která je spojena β druhým vstupem 46 bloku £ výstupního datového registru a synchronizací, na jehož třetí vstup 47 je připojena obousměrná řídioí sběrnice 470 blokmultiplexního kanálu, která je spojena s čtvrtým vstupem 76-externího adaptéru £ blokmultiplexního kanálu, na jehož třetí výstup 77 je připojena sběrnice 770 interfejeu blokmultiplexního kanálu, která vede ven z externího adaptéru dvoukanálového modulu stejně tak jako sběrnice 640 interfejsu multiplexního kanálu, která je spojena b druhým výstupem 64 externího adaptéru £ multiplexního kanálu a stejně jako sběrnice 870 interfejeu spřaženého počítače, která je spojena s třetím vstupem 87 externího adaptéru 8 adaptéru kanál-kanál, na jehož třetí vstup 84 je připojena výstupní datová sběrnice 560 adaptéru kanál-kanál, která je spojena s druhým výstupem 56 bloku £ adaptéru kanál-kanál, přičemž na jeho Šestý vstup 58 je připojena obousměrná řídicí sběrnioe 580 adaptéru kanál-kanál, která je spojena s čtvrtým vstupem 86 externího adaptéru 8 adaptéru kanál-kanál, na jehož druhý výstup 85 je připojena vstupní datová sběrnice 850 adaptéru kanál-kanál, která je spojena 0 pátým vstupem 57 bloku £ adaptéru kanál-kanál a současně s čtvrtým vstupem £8 bloku £ výstupního datového registru a synchronizací, přičemž na jeho třetí výstup 44. je připojena výstupní sběr^ nice 520 datového registru, která je spojena s druhým vstupem 52 bloku £ adaptéru kanál-kanál, na Jehož první vstup 51 je připojena obousměrná sběrnice 510 řízení adaptéru kanál-kanál, která Je spojena e čtvrtým vstupem bloku £ společných dekodérů a registrů.

Zapojení podle obr. 1 pracuje následujícím způsobem:

Přenosový procesor 1 je mikroprogramově řízený automat, který umožňuje styk s hlavní pamětí pomocí obousměrné vnitřní mezimodulové sběrnice 000 počítače a vysílá řídioí kod mikroinstrukce po sběrnici 110 mikroinstrukce do externího adaptéru £, £, 8 multiplexního, blokmultiplexního kanálu a adaptéru kanál-kanál a do adaptéru £ kanál-kanál a do bloku £ společných dekodérů a registrů a v těchto blocích je používán kod mikroinstrukce pro adresaci registrů v těchto blocích a pro adresaci testovacích podmínek nebo pro ovládání jednotlivých paměťových míet v těchto vyjmenovaných blocích. Z přenosového procesoru 1 vycházejí dále po výstupní sběrnici 120 zápisníku výstupní data do externích adaptérů £, £, 8 multiplexního, blokmultiplexního kanálu, adaptéru kanál-kanál 8 a do adaptéru £ kanál-kanál a do bloku £ společných dekodérů a registrů

CS 268 257 Bl a naopak z těchto bloků po výstupní sběrnici 130 zápisníku vstupují data zvnějšku do zápisníková paměti přenosového procesoru 1, kde jsou zpracovávána mikroprogramem.

Datový blok 2 je určen pro rychlý hardwarový přenos dat do/z hlavní paměti pomocí obousměrné vnitřní mezimodulové sběrnice 000 počítače do vnitřní vyrovnávací paměti datového bloku 2. Obsah této vnitřní vyrovnávací paměti v případě zápisu do přídavného zařízení vystupuje po výstupní datové sběrnici 220 datového bloku do výstupního datového registru uvnitř bloku £ výstupního datového registru a synchronizací a v případě ětení z přídavného zařízení naopak Stená data vstupují po vstupní sběrnici 230 datového bloku do vnitřní vyrovnávací paměti datového bloku 2,

Blok 2 společných dekodérů a registrů obsahuje dekodéry adresací registrů, poměťových míst a testovacích podmínek a ty jsou využívány všemi externími adaptéry 6, £, 8 i adaptérem £ kanál-kanál a datovým blokem 2. četné řídicí spoje z bloku £ společ·^ nýoh dekodérů a registrů do ostatních bloků nejsou ve výkresu pro zjednodušení znázorněny. Z bloku £ společných dekodérů a registrů se vysílá do přenosového procesoru 1 signál externí teet 140, který je výsledkem testu a ovlivňuje provedení podmíněného skoku mikroprogramu v přenosovém procesoru £. Blok £ společných dekodérů a registrů ovládá funkci a snímá stav datového bloku 2 pomocí obousměrné sběrnice 210 řízení datového bloku a obdobně ovládá funkci a snímá stav adaptéru £ kanál-kanál pomocí obousměrné sběrnice 510 řízení adaptéru kanál-kanál.

Blok £ výstupního datového registru a synchronizací obsahuje především výstupní datový registr dat vysílaných do přídavného zařízení na blokmultiplexním kanále po výstupní datové sběrnici 450 blokmultlplexního kanálu nebo dat vysílaných do adaptéru 2 kanál-kanál a odtud dále do spřaženého počítače po výstupní sběrnici 520 datového registru. Naopak do tohoto bloku £ výstupního datového registru a synchronizací postupují čtená data z přídavného zařízení na blokmultiplexním kanále po vstupní datové směrnici 460 blokmultlplexního kanálu nebo čtená data z externího adaptéru 8 adaptéru kanál-kanál, která jsou vysílána ze spřáženého počítače, a ta postupují po vstupní datové sběrnici 850 adaptéru kanál-kanál do bloku £ výstupního datového registru a synchronizací. Tento blok £ dále provádí synchronizaci řídicích signálů pro asynchronní přesun dat, které postupují do/z tohoto bloku £ jednak z/do externího adaptéru £ blokmultlplexního kanálu po obousměrné řídicí sběrnici blokmultlplexního kanálu 470 a dále z/do externího adaptéru 8 adaptéru kanál-kanál po obousměrné řídicí směrnici 580 adaptéru kanál-kanál. Zmíněné asynchronní řídicí signály jsou zasynchronizovány na vnitřní hodiny počítače a s určitým časovým zpožděním se vracejí odpovědi do bloků, odkud byly asynchronní řídicí signály vyslány, dále z bloku výstupního datového registru a synchronizací £ postupují synchronní řídicí signály po sběrnici 240 synchronizací do datového bloku 2, kde způsobují plnění nebo vyprazdňování vnitřní vyrovnávací paměti pro styk s hlavní pamětí.

Blok £ adaptéru kanál-kanál provádí samostatně rozpoznání adresy adaptéru kanálkanál vysílané ze zpřaženého počítače v době úvodního výběrového sledu a postupující do bloku £ adaptéru kanál-kanál po výstupní datové sběrnici 850 adaptéru kanál-kanál, obdobně provádí zapamatování kódu příkazu vysílaného ze spřaženého počítače po téže sběrnici a dále tento blok 2 adaptéru kanál-kanál formuje počáteční status, který je vysílán po výstupní datové sběrnici 560 adaptéru, kanál-kanál a odtud dále do spřažsného počítače a podobně je po této sběrnici vysílán i koncový status, který je do bloku 2 adaptéru kanál-kanál vložen z přenosového procesoru 1 v době ukončení příkazu pro adaptér kanál-kanál. Blok 2 adaptéru kanál-kanál provádí výběr zdroje na výstupní datovou sběrnici 560 adaptéru kanál-kanál, což mohou být data vysílaná do spřaženého počítače a postupující do bloku 2 adaptéru kanál-kanál z bloku £ výstupního datového registru a synchronizací po výstupní sběrnici 520 datového registru nebo dále, to může být vlastní adresa adaptéru kanál-kanál vysílaná během úvodního výběrového sledu z bloku 2 adaptéru kanál-kanál, dále to může být výše uvedený počáteční status formovaný v tomto bloce 2 nebo koncový status vložený do bloku 2 adaptéru kanál-kanál mikroprogCS 268 257 Bl 5 rámem přenosového procesoru 1.

Blok 6_, reap. χ, resp. 8, externího adaptéru multiplexního, reap, blokmultiplexního kanálu, resp. adaptéru kanál-kanál, je řešen obvodoví ahodnš a obsahuje výstupní registr dat, který je vysílán na sběrnici 640. resp. 770, resp. 870 interfejsů multiplexního, resp, blokmultiplexního, resp. spřaženého počítače, a dále tento blok £, resp. 7, resp. 8, obsahuje výstupní řídicí registr, který je vysílán na tutéž sběrnici 640, resp. 770, resp. 870 a je mikroprogramově bitově ovládán z přenosového procesoru 1, dále tento blok 6, resp. χ, resp. 8, obsahuje hradlovací obvody pro vstupní data z téže sběrnice 64Ο, resp. 770, resp. 870, na vstupní sběrnici 130 zápisníku, takže vstupní data z přídavného zařízení na multiplexním kanále, resp. blokmultiplexním kanále, resp. ze spřaženého počítače jsou dostupná mikroprogramem přenosového procesoru 1.

Blok J externího adaptéru blokmultiplexního kanálu přivádí dále na sběrnici 77Q interfejsu blokmultiplexního kanálu data z výstupní datové sběrnice 450 blokmultiplexního kanálu a data ze sběrnice 770 interfejsů blokmultiplexního kanálu přivádí na vstupní datovou sběrnici 460 blokmultiplexního kanálu. Řídicí signály z/na sběrnici 770 interfejsu blokmultiplexního kanálu procházejí na/ze obousměrná řídicí sběrnice 470 blokmultiplexního kanálu.

Blok 8 externího adaptéru kanál-kanál předává dále na sběrnioi 870 interfejsů spřaženého počítače data z výstupní datové sběrnice 560 adaptéru kanál-kanál a data ze sběrnioe 870 interfejsů spřaženého počítače převádí na vstupní datovou sběrnioi 850 adaptéru kanál-kanál. Řídicí signály z/na sběrnici 870 interfejsů spřaženého počítače procházení na/z obousměrné řídicí sběrnice 580 adaptéru kanál-kanál.

Blok 6_, resp. χ, resp. 8, externího adaptéru multiplexního kanálu, resp. blokmultiplexního kanálu, resp. adaptéru kanál-kanál, dále obsahuje všechny vysílače a přijímače nutné pro vysílání nebo přijímání signálů na/ze sběrnice 640 interfejsů multiplexního kanálu, resp. sběrnice 770 interfejsů blokmultiplexního, resp. sběrnice 870 interfejsů spřaženého počítače.

Funkci multiplexního kanálu provádí zapojení podle vynálezu tak, že veškeré řízení přídavného zařízení na sběrnioi 640 interfejsů multiplexního kanálu je prováděno pomocí mikroprogramů přenosového procesoru JI, přes blok G externího adaptéru multiplexního kanálu a tímto způsobem je prováděn i přenos dat z/do přídavného zařízení do/z hlavní paměti. Přenos dat na multiplexním kanálu vyžaduje složitější výběrové sledy pro přenos dat, vzhledem k nutnosti multiplexování přenosu dat současně a více zařízeními, a proto dosahuje 1 nižších přenosových rychlostí. Tyto sledy se výhodně realizují mikroprogramem přenosového procesoru 1, aniž by narůstal objem potřebného hardwaru, přičemž je mikroprogram přenosového procesoru 1 dostetačně rychlý jak pro řízení přídavného zařízení, tak i pro zabezpečení požadované minimální rychlosti přenosu dat s přídavnými zařízeními.

Funkci blokmultiplexního kanálu provádí zapojení podle vynálezu tak, že veškeré řízení přídavného zařízení na sběrnici 770 interfejsů blokmultiplexního kanálu je prováděno opět pomocí mikroprogramů přenosového procesoru JL přes blok χ externího adaptéru blokmultiplexního kanálu. Na rozdíl od multiplexního kanálu však vlastní přenos dat s přídavným zařízením probíhá v jednom bloku jen β jedním přídavným zařízením současně, a to jednoduchým sledem , který umožňuje dosažení vysoké přenosové rychlosti dat. Proto nejsou data na blokmultiplexním kanále přenášena relativně pomalým mikroprogramem přenosového procesoru JL, ale pomocí datového bloku <? a bloku £ výstupního datového registru a synchronizací přes blok χ externího adaptéru blokmultiplexního kanálu. Nastavení směru přenosu, čítačů adres hlavní paměti, čítačů počtu přenesených bajtů dat, zahájení činnosti datového bloku 2 a ukončení činnosti datového bloku 2 je však prováděno mikroprogramem přenosového procesoru 1. Mikroprogram přenosového procesoru 1 tedy provádí úvodní výběrový sled přídavného zařízení na sběrnici 770 interfejsů bloxmultiplexního kanálu, dále zahájení přenosu dat datovým blokem 2, ukončení přenosu dat v datovém bloku 2 a odebrání koncového statusu z přídavného zařízení. Tím, že data mezi pří

CS 268 257 Bl dávným zařízením na blokmultiplexním kanále a hlavní pamětí jsou přenáěena pouze pomocí hardwarových bloků, ee dosahuje vysoké přenosové rychlosti dat.

Funkoi adaptéru kanál-kanál provádí zapojení podle vynálezu tak, že blok £ adaptéru kanál-kanál není napojen na sběrnici 770 interfejsu blokmultiplexního kanálu, jak ee běžně dělá, ale přímo na přenoeový procesor 1, na blok 2 společných dekodérů a registrů a na blok £ výstupního registru a synchronizací. Tím je dosaženo toho, že odpadají výběrové eledy pro adaptér kanál-kanál ze strany tohoto počítače a jejich funkce je zcela realizována mikroprogramem přenosového procesoru 1. Výběrové sledy ze strany spřaženého počítače napojeného na sběrnici 670 spřaženého počítače jsou přes externí adaptér 8 adaptéru kanál-kanál řízeny hardwarově blokem 2 adaptéru kanál-kanál. To je nezbytné vzhledem k požadované rychlosti reakce adaptéru kanál-kanál na výběrové sledy ze spřaženého počítače, nebo? mikroprogram přenosového procesoru 1 v době výběrového sledu ze spřaženého počítače může být zaneprázdněn obsluhou multlplexního nebo blokmultiplexního kanálu a nemůže tedy okamžitě reagovat na výběrový sled ze spřaženého počítače.

Po provedení výběrového sledu ze spřaženého počítače ohlásí tento blok 2 adaptéru kanál-kanál přenosovému procesoru 1, jehož mikroprogram periodicky testuje stav bloku 2 adaptéru kanál-kanál. Mikroprogram přenosového procesoru 1 pak zahájí přenos dat, který probíhá z/do hlavní paměti pomocí datového bloku 2, a bloku £ výstupního datového registru a synchronizací přes blok 2 adaptéru kanál-kanál a přes externí adaptér 8 adaptéru kanál-kanál do/ze spřaženého počítače obdobně jako probíhá přenos dat do/z přídavného zařízení na blokmultiplexním kanálu. Tím je dosaženo vysoká přenosové rychlosti dat jako na blokmultiplexním kanálu. Po ukončení přenosu dat se spřaženým počítačem, mikroprogram přenosového procesoru 1 naformuje koncový status, který vloží do bloku 2 adaptéru kanál-kanál a tento blok £ již zajistí autonomně jeho předání do spřaženého počítače. Pokud spojení se spřaženým počítačem zahajuje tato strana, naformuje mikroprogram přenosového procesoru^ 1, status s výzvou ke spolupráci a tento status vloží opět do bloku 2 adaptéru kanál-kanál a tento blok 2 již zajistí autonomně jeho předání do spřaženého počítače, který po čase na něj reaguje vysláním výběrového sledu a ten je zpracován již výěe popsaným způsobem blokem 2 adaptéru kanál-kanál.

Zapojení podle vynálezu lze s výhodou použít při konstrukci počítačů vybavenými multiplexními kanály a adaptéry kanál-kanál pro vzájemné propojování počítačů. Takové vybavení mají zejména počítače řady JSEP.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení externího adaptéru dvoukanálového modulu, skládajícího se alespoň z datového bloku, z bloku společných dekodérů a registrů, z bloku výstupního datového registru a synchronizací, z bloku adaptéru kanál-kanál a z externích adaptérů pro multiplexní a blokmultiplexní kanál a pro adaptér kanál-kanál, vyznačující se tím, že nultý vstup (10) přenosového procesoru (1) je připojen na obousměrnou vnitřní mezimodulovou sběrnici (000) poěítaěe, která je spojena s nultým vstupem (20) datového bloku (2), přičemž z prvního výstupu (11) přenosového procesoru (1) je zapojena na první vstup (61) externího adaptéru (6) multiplexního kanálu sběrnice (110) mikroinstrukce, která je dále spojena s prvním vstupem (31) bloku'(3) společných dekodérů a dálo s prvním vstupem (71) externího adaptéru (7) blokmultiplexního kanálu a s prvním vstupem (81) externího adaptéru (8) adaptéru kanál-kanál a s třetím vstupem (53) bloku (5) adaptéru ν-ηηΧΊ-kanál., dále z druhého výstupu (12) přenosového procesoru (1) je zapojena na druhý vstup (62) externího adaptéru (6) multiplexního kanálu výstupní sběrnice (120) zápisníku, která je dále spojena s druhým vstupem (32) bloku (3) společných dekodérů a registrů a dále s druhým vstupem (72) externího adaptéru (7) blokmultiplexního kanálu a s druhým vstupem (82) externího adaptéru (8) kanál-kanál a s čtvrtým vstupem (54) bloku (5) adaptéru kanál-kanál, přičemž je na první vstup (13) přenosového procesoru (1) přivedena z prvního výstupu (63) externího adaptéru (6) multiplexního kanálu vstupní sběrnice (130) zápisníku, která je dále spojena s prvním výstupem (55) bloku (5) adaptéru kanál-kanál a dále s prvním výstupem (73) externího adaptéru (7) blokmultiplexního kanálu a prvním výstupem (83) externího adaptéru (8) adaptéru kanál-kanál a b prvnfm výstupem (33) bloku (3) společných dekodérů a registrů, na jehož druhý výstup (34) je připojen vodič (140) výsledku externího testu, který je spojen b druhým vstupem (14) přenosového procesoru (1), přičemž na třetí vstup (35) bloku (3) společných dekodérů a registrů je připojena obousměrná sběrnice (210) řízení datového bloku, která je spojena s prvním vstupea (21) datového bloku (2), na jehož první výstup (22) je připojena výstupní sběrnice (220) datového bloku, která je spojena s prvním vstupem (41) bloku (4) výstupního datového registru, na jehož první výstup (42) je připojena vstupní sběrnice (230) datového bloku, která je spojena s druhým vstupem (23) datového bloku (2), na jehož třetí vstup (24) je přivedena sběrnice (240) synchronizací, která je spojena s druhým výstupem (43) bloku (4) výstupního datového registru a synchronizací, na jehož čtvrtý výstup (45) je připojena výstupní datová sběrnice (450) blokmultiplexního kanálu, která je spojena s třetím vstupem (74) externího adaptéru (7) blokmultiplexního kanálu, na jehož druhý výstup (75) je připojena vstupní datová sběrnice (460) blokmultiplexního kanálu, která je spojena s druhým vstupem (46) bloku (4) výstupního datového registru a synchronizací, na jehož třetí vstup (47) je připojena obousměrná řídící sběrnice (470) blokmultiplexního kanálu, která je spojena β čtvrtým vstupem (76) externího adaptéru (7) blokmultiplexního kanálu, na jehož třetí výstup (77) je připojena sběrnice (770) interfejsu blokmultiplexního kanálu, která vede ven z externího adaptéru dvoukanálového modulu stejně tak jako sběrnice (640) interfejsu multiplexního kanálu, která je spojena β druhým výstupem (64) externího adaptéru (6) multiplexního kanálu a stejně jako sběrnice (Θ70) interfejsu spřaženého počítače, která je spojena s třetím vstupem (87) externího adaptéru (8) adaptéru kanál-kanál, na jehož třetí vstup (84) je připojena výstupní datová sběrnice (560) adaptéru kanálkanál, která je spojena s druhým výstupem (56) bloku (5) adaptéru kanál-kanál, přičemž na jeho Seetý vstup (58) je připojena obousměrná říuicí sběrnice (580) adaptéru kanál-kanál, která je spojena b čtvrtým vstupem (86) externího adaptéru (8) adaptéru kanál-kanál, na jehož druhý výstup (85) je připojena vstupní datová sběrnice (850) adaptéru kanál-kanál, která je spojena β pátým vstupem (57) bloku (5) adaptéru kanálkanál a současně β čtvrtým vstupem (48) bloku (4) výstupního datového registru a synchronizací, přičemž na jeho třetí výstup (44) je připojena výstupní sběrnice (520) datového registru, která je spojena s druhým vstupem (52) bloku (5) adaptéru kanálCS 268 257 Bl kanál, která je spojena s čtvrtým vstupem bloku (3) společných dekodérů a registrů.