CS268257B1

CS268257B1 - Connection of an external adapter for a two-channel module

Info

Publication number: CS268257B1
Application number: CS873666A
Authority: CS
Inventors: Bohdan Ing Smilauer; Marie Ing Parkanova
Original assignee: Smilauer Bohdan; Parkanova Marie
Priority date: 1987-05-20
Filing date: 1987-05-20
Publication date: 1990-03-14
Also published as: CS366687A1

Abstract

Je řešeno výhodným způsobem zapojení multiplexního a blokmultiplexního kanálu počítačů s využitím univerzální ho procesoru vstupu/výstupu. Řešení se týká zapojení externího adaptéru dvoukanálového modulu, rJ. multiplexního^a blokmultiplexního kanálu, který slouží k připojování přídavných zařízení k počítači a to prostřednictvím standardních interfejsů multiplexního a blokmultiplexního kanálu a k propojování počítačů pomooí adaptéru kanál-kanál. Externí adaptér dvoukanálového modulu je hardwarový blokt který z jedné strany je napojen na přenosový procesor počítače a z druhé strany z nžj vystupují standardní multiplexní interfejsy pro připojování přídavných zařízeni a déle do něj vstupuje standardní interfejs do adaptéru kanál-kanál ze spřaženeho počítače. Podstata řešení spočívá v tom. že externí adaptér dvoukanálového modulu je napojen na jeden přenosový procesor, kterého využívá pro řízení činnosti přídavného zařízení i pro přenos dat s tímto přídavným zařízením na multlplexním kanále a současní pro řízení činnosti přídavné ho mřížení na blokmultiplexnim kanále avšak bez přenosu dat, které vzhledem ke své rychlosti Jsou přená šena zvláštním datovým blokem a dále je přenosový procesor využíván i pro řízení činnosti adaptéru kanál-kanál tak, že chování adaptéru kanál-kanál k vlastnímu počítači je imitováno mikro-programem přenosového procesoru a chování vzhledem k spřaženému počítači je též řízeno mikroprogramem přenosového procesoru, ja koby šlo o mikroprogramovš řízenou řídící jednotku přídavného zařízení napojeného na spražený počítač.It is solved in an advantageous way of connecting the multiplex and block multiplex channels of computers using a universal input/output processor. The solution concerns the connection of an external adapter of a two-channel module, i.e. a multiplex and block multiplex channel, which is used to connect additional devices to the computer via standard interfaces of the multiplex and block multiplex channel and to interconnect computers using a channel-channel adapter. The external adapter of the two-channel module is a hardware block which on one side is connected to the computer's transmission processor and on the other side from which standard multiplex interfaces for connecting additional devices exit and a standard interface enters the channel-channel adapter from the coupled computer. The essence of the solution lies in this. that the external adapter of the dual-channel module is connected to one transmission processor, which it uses to control the operation of the additional device and for data transmission with this additional device on the multiplex channel and simultaneously for controlling the operation of the additional network on the block multiplex channel, but without data transmission, which due to their speed are transmitted by a separate data block, and further the transmission processor is also used to control the operation of the channel-channel adapter so that the behavior of the channel-channel adapter towards its own computer is imitated by the micro-program of the transmission processor and the behavior towards the coupled computer is also controlled by the micro-program of the transmission processor, as if it were a micro-program controlled control unit of the additional device connected to the coupled computer.

Description

Vynález se týká zapojení externího adaptéru dvoukanálového modulu, který slouží k připojování přídavných zařízení k počítači, a to prostřednictvím standardních interfejsů multiplexního a blokmultiplexního kanálu a k připojení adaptéru kanál-kanál. Externí adaptér dvoukanálového modulu je hardwarový blok, který z jedné strany je napojen na univerzální přenosový procesor počítače a z druhé strany z něj vystupují standardní multiplexní a blokmultlplexní interfejsy pro připojení přídavných zařízení, dále do něj vstupuje standardní interfejs adaptéru kanál-kanál ze spraženého počítače.The invention relates to the connection of an external adapter of a two-channel module, which serves for connecting additional devices to a computer, via standard multiplex and block multiplex channel interfaces, and for connecting a channel-channel adapter. The external adapter of the two-channel module is a hardware block, which on one side is connected to the universal transmission processor of the computer and from the other side standard multiplex and block multiplex interfaces for connecting additional devices are output from it.

Dosud známá zapojení pro připojování přídavných zařízení k počítači hlavně využívala operačního procesu počítače k řízení činnosti přídavných zařízení nebo dokonce i k vlastnímu přenosu dat, čímž se snižoval-výkon operačního procesoru o čas věnovaný této činnosti. Na multiplexním kanálu počítače typicky operační procesor prováděl řízení činnosti přídavného zařízení i vlastní přenos dat do /z hlavní paměti a na blo_ multipexním kanálu počítače prováděl operační procesor typicky pouze řízení činnosti přídavného zařízení a přenos dat probíhal, vzhledem k vysoké rychlosti, pomocí hardwarového datového bloku do/« hlavní paměti.Previously known connections for connecting additional devices to a computer mainly used the computer's operating process to control the operation of the additional devices or even to transfer data itself, thereby reducing the performance of the operating processor by the time devoted to this operation. On the multiplex channel of the computer, the operating processor typically controlled the operation of the accessory and its own data transfer to / from main memory, and on the multiplex channel of the computer the operating processor typically performed only control of the operation of the accessory and the data transfer was performed due to the high data to / «main memory.

Dále dosud známá zapojení pro připojování přídavných zařízení k počítači využívala zvláštního přenosového procesoru k řízení činnosti přídavných zařízení na multiplexním kanále i k vlastnímu přenosu dat do/z hlavní paměti, což bylo hardwarově poměrně náročné.Furthermore, the hitherto known connections for connecting additional devices to a computer used a special transfer processor to control the operation of additional devices on the multiplex channel as well as to transfer data to / from the main memory, which was relatively hardware intensive.

Dosud známá propojení dvou počítačů pro rychlý přenos dat se prováděla pomocí adaptéru kanál-kanál, který mohl být vestavěn do skříně jednoho počítače a který se připojoval ke každému u obou počítačů jako přídavné zařízení na standardní interfrejs blokmultiplexního kanálu. Tím byl adaptér kanál-kanál poměrně hardwárově rozsáhlý celek, protože musel obsahovat dvakrát obvody připojené řídicí jednotky přídavného zařízení na standardní inte_rr»js blokmultiplexního kanálu počítače.Previously known connections of two computers for fast data transfer were performed by means of a channel-channel adapter, which could be built into the case of one computer and which connected to each of the two computers as an additional device to a standard block multiplex channel interface. Thus, the channel adapter hardware channel is relatively large unit, because it had to contain two circuits connected to the control unit of the attachment to a standard inte _r r »js blokmultiplexního channel computer.

Uvedené nedostatky odstraňuje zapocení externího adaptéru dvoukanálového modulu skládajícího se z datového bloku, z bloku, společných dekodérů a registrů, z bloku výstupního datového registru a synchronizací, z bloku adaptéru kanál-kanál a z externích adaptérů pro multiplexní a blokmultlplexní kanál a pro adaptér kanál-kanál, jehož podstata spočívá v tom, že nultý vstup přenosového procesoru je připojen na obousměrnou vnitřní mezimodulovaou sběrnici počítače, která je spojena s nultým vstupem datového bloku, přičemž z prvního výstupu přenosového procesoru je zapojena na první vstup externího adaptéru multiplexního kanálu sběrnice mikroinstrukce, která je dále spojena s prvním vstupem bloku společných dekodérů a registrů a dále s prvním vstupem externího adaptéru blokmultiplexního kanálu a s prvním vstupem externího adaptéru kanálkanál a b třetím vstupem bloku adaptéru kanál-kanál, dále z druhého výstupu přenosového procesoru je zapojena na druhý vstup externího adaptéru multiplexního kanálu výstupní sběrnice zápisníku, která je dále spojena s druhým vstupem bloku společných dekodérů a registrů a dále s druhým vstupem externího adaptéru blokmultiplexního kanálu a b druhým vstupem externího adaptéM^aÉŽY-kanál a se čtvrtým vstupem bloku adaptéru kanál-kanál, přičemž je na první vstup přenosového procesoru přivedena z prvního výstupu externího adaptéru multiplexního kanálu vstupní sběrnice zápisníku, která je dále spojena s prvním výstupem bloku adaptéru kanál-kanál a dálo s prvním výstupem externího adaptéru blokmultiplexního kanálu a s prvním výstupem externího adaptéru adaptéru kanál-kanál a s prvním výstupem bloku společných dekodérů a registrů, na jehož druhý výstup je připojen vodič vstupem přenosového procesoru, gistrů je připojena obousměrná ním vstupem datového bloku, na vého bloku, která je spojena s výsledku externího testu, který je spojen s druhým přičemž na třetí vstup bloku spoleěnýoh dekodérů a resběrnice řízení datového bloku, která je spojena s ρινί ehož první výstup je připojena výstupní sběrnice datoprvním vstupem bloku výstupního datového registru, na jehož první výstup je připojena vstupní sběrnice datového bloku, která je spojena s druhým vstupem datového bloku, na jehož třetí vstup je přivedena sběrnice synchroniThe swapping of an external adapter of a two-channel module consisting of a data block, a block, common decoders and registers, an output data register block and synchronizations, a channel-channel adapter block and external adapters for multiplex and block multiplex channel and for channel-channel adapter eliminates these shortcomings. , the essence of which is that the zero input of the transfer processor is connected to the bidirectional internal intermodular bus of the computer, which is connected to the zero input of the data block, from the first output of the transfer processor to the first input of the external multiplex channel adapter further connected to the first input of the common decoder and register block and further to the first input of the external block multiplex channel adapter and to the first input of the external channel-channel adapter and the third input of the channel-channel adapter block, further to the second input of the external multiplexer the notebook output bus, which is further connected to the second input of the common decoder and register block and to the second input of the external block multiplex channel adapter and the second input of the external channel-to-channel adapter and to the fourth input of the channel-channel adapter block. of the transmission processor is fed from the first output of the external multiplex channel adapter to the notebook input bus, which is further connected to the first output of the channel-channel adapter block and the first output of the external block-channel channel adapter and the first output of the channel-channel adapter external adapter and the first output of the common decoder block and registers, to the second output of which the conductor is connected by the input of the transfer processor, the registers are connected by a bidirectional input of the data block, to the new block which is connected to the external test result which is connected to the second data block, which is associated with ρινί eh the first output is connected to the output bus by the first input of the output data register block, to the first output of which the input bus of the data block is connected, which is connected to the second input of the data block, to the third input of which the synchronous bus is connected

CS 268 257 Bl žací, která je spojena s druhým výstupem bloku výstupního datového registru a synchronizací, na jehož čtvrtý výstup je přiložena výstupní datová sbernios blokmultiplexního kanálu, která je spojena s třetím vstupem externího adaptéru blokmultiplexního kanálu, na jehož druhý výstup je připojena vstupní datová sběrnice blokmultiplexního kanálu, která je spojena s druhým vstupem bloku výstupního datového registru a synchronizací, na jehož třetí vstup je připojena obousměrná řídicí sběrnice blokmultiplexního kanálu, která je spojena se čtvrtým vstupem externího adaptéru blokmultiplexního kanálu, na jehož třetí výstup je připojena sběrnice interfejsu blokmultiplexního kanálu, která vede ven z externího adaptéru dvoukanálového modulu stejně tak jako sběrnice interfejsu multiplexního kanálu, která je spojena s druhým výstupem externího adaptéru multiplexního kanálu a stejně jako sběrnice' interfejsu spřaženého poěítaěe, která je spojena s třetím vstupem externího adaptéru adaptéru kanál-kanál, na jehož třetí vstup je připojena výstupní datová sběrnice adaptéru kanál-kanál, která je spojena s druhým výstupem bloku adaptéru kanál-kanál, přičemž na jeho žestý vstup je připojena obousměrná řídioí sběrnioe adaptéru kanál-kanál, která je spojena s čtvrtým vstupem externího adaptéru adaptéru kanál-kanál, na jehož druhý výstup je připojena vstupní datová sběrnice adaptéru kanál-kanál, která je spojena s pátým vstupem bloku adaptéru kanálkanál a současně s čtvrtým vstupem bloku výstupního datového registru a synchronizací, přičemž na jeho třetí výstup je připojena výstupní sběrnice datového registru, která je spojena s druhým vstupem bloku adaptéru kanál-kanál, na jehož první vstup.je připojena obousměrná sběrnice řízení adaptéru kanál-kanál, která je spojena s čtvrtým vstupem bloku společných dekodérů a registrů.CS 268 257 Bl2, which is connected to the second output of the output data register block and synchronization, the fourth output of which is connected to the block data multiplex channel output data bus, which is connected to the third input of the external block multiplex channel adapter, to the second output of which the input data register is connected. block-multiplexed channel bus, which is connected to the second input of the output data register block and synchronization, to the third input of which a bidirectional block-multiplexed channel control bus is connected, which is connected to the fourth input of an external block-multiplexed channel adapter, to the third output of which is a block-multiplexed channel interface bus which leads out of the external adapter of the two-channel module as well as the multiplex channel interface bus which is connected to the second output of the external multiplex channel adapter and the bus interface of the coupled computer which is connected to the third input of the external adapter adapter channel-channel, to the third input of which the output data bus of the channel-channel adapter is connected, which is connected to the second output of the channel-channel adapter block, to its sixth input being connected to the bidirectional control bus of the channel-channel adapter which is connected to the fourth input of the external channel-channel adapter adapter, the second output of which is connected to the input data bus of the channel-channel adapter, which is connected to the fifth input of the channel-channel adapter block and simultaneously to the fourth input of the output data register block and synchronization, connected to the output bus of the data register, which is connected to the second input of the channel-channel adapter block, to the first input of which a bidirectional channel bus of the channel-channel adapter is connected, which is connected to the fourth input of the common decoder and register block.

Zapojením podle vynálezu je tak dosaženo hardwarově úsporného řešení použitím sdíleného přenosového procesoru pro multiplaxní i blokmultiplexní kanál a dále úspory více než poloviny obvodů adaptéru kanál-kanál, protože odpadají obvody napojené na blokmultiplexní kanál hostitelského počítače a adaptér kanál-kanál je řízen mikroprogramem přenosového procesoru. Například zapojením podle vynálezu v počítači EC 1027 se dosáhlo vysokého využití nákladného přenosového·* procesoru a dále se snížil objem hardwaru kanál-kanál na 6 desek například oproti 17 obdobným deskám potřebným pro adaptér kanálkanál v počítači EC 1055.The circuit according to the invention thus achieves a hardware-saving solution using a shared transfer processor for both multiplax and block multiplexed channels and further saves more than half of the channel-channel adapter circuitry. For example, the circuitry of the EC 1027 has resulted in high utilization of expensive transfer processor and further reduced the channel-channel hardware volume to 6 boards, for example, compared to the 17 similar boards required for the channel channel adapter in the EC 1055 computer.

Dále zapojení podle vynálezu přináší tu výhodu, že největší část hardwaru dvoukanálového modulu je přímo řízena mikroprogramem přenosového procesoru, čímž se usnadňuje provádění změn pouze upravou mikroprogramů a dále se usnadňuje testování pomocí mikroprogramu přenosového procesoru a lokalizace závad.Furthermore, the circuit according to the invention has the advantage that most of the hardware of the dual-channel module is directly controlled by the transfer processor firmware, thereby facilitating changes only by modifying the firmware and further facilitating testing with the transfer processor firmware and fault localization.

Na výkresu je znázorněno zapojení externího adaptéru dvoukanálového modulu podle vynálezu.The drawing shows the connection of an external adapter for a two-channel module according to the invention.

Dvoukanálový modul se skládá z univerzálního přenosového procesoru 1 a z externího adaptéru dvoukanálového modulu, který se skládá z datového bloku 2, z bloku společných dekodérů a registrů 2» ^z bloku výstupního datového registru a synchronizací £, z bloku adaptéru kanál-kanál £ a z externích adaptérů pro multiplexní 6, a blokmultiplexní 2 kanál a pro adaptér kanál-kanál 8.Dual-channel module consists of a universal transport processor 1 and the external adapter dual-channel module that consists of a data block 2, a block of common decoders and registers 2 ^{»from the} block of output data register and synchronization £ from block adapter channel-channel £ from external adapters for multiplex 6, and block multiplex 2 channel and for channel-channel 8 adapter.

Zapojení externího adaptéru dvoukanálového modulu podle vynálezu je provedeno tak, že se skládá z datového bloku 2, z bloku 2 společných dekodérů a registrů, z bloku £ výstupního datového registru a synchronizací, z bloku 2 adaptéru kanál-kanál, z externího adaptéru £ multiplexního kanálu, z externího adaptéru χ blokmultiplexního kanálu a z externího adaptéru 8 adaptéru kanál-kanál a tyto bloky jsou provedeny tak, že nultý vstup 10 přenosového procesoru 2 jo připojen na obousměrnou vnitřní mezimodulovou sběrnici 000 počítače, která je opojena s nultým vstupem 20 datového bloku 2, přičemž z prvního výstupu 11 přenosového procesoru 2 J® zapojen na první vstup 61 externího adaptéru 6_ multiplexního kanálu sběrnice 110 mikroinstrukce, která je dále spojena s prvním vstupem 21 bloku 2 společných dekodérů a registrů a dále s prvním vstupem 71 externího adaptéru χ blokmultiplexního kanálu a s prvn-ím vstupem 81 exterThe connection of the external adapter of the two-channel module according to the invention is made so that it consists of data block 2, block 2 of common decoders and registers, block e of output data register and synchronization, block 2 of channel-channel adapter, external adapter e of multiplex channel from the external adapter χ of the block multiplex channel and from the external adapter 8 of the channel-channel adapter and these blocks are designed so that the zero input 10 of the transfer processor 2 is connected to the bidirectional internal intermodule bus 000 of the computer which is connected to the zero input 20 of the data block 2 connected from the first output 11 of the transfer processor 2 to the first input 61 of the external multiplex channel adapter 6 of the microinstruction bus 110, which is further connected to the first input 21 of the common decoder and register block 2 and further to the first input 71 of the external block multiplex channel adapter. the first input 81 exter

CS 268 257 Bl ního adaptéru 8 adaptéru kanál-kanál, dále z druhého výstupu 12 přenosového procesoru 1 je zapojena na druhý vstup 62 externího adaptéru £ multiplexního kanálu výstupní sběrnice 120 zápisníku, která je dále spojena b druhým vstupem 32 bloku £ společných dekodérů a registrů a dále β druhým vstupem 72 externího adaptéru £ blokmultiplexního kanálu a β druhým vstupem 82 externího adaptéru 8 adaptéru kanál-kanál a a čtvrtým vstupem 54 bloku £ adaptéru kanál-kanál, přičemž je na první vstup 13 přenosového procesoru 1 přivedena z prvního výstupu 63 externího adaptéru £ multiplexního kanálu vstupní sběrnice 130 zápisníku, která je dále spojena s prvním výstupem 55 bloku £ adaptéru kanál-kanál a dále s prvním výstupem 73 externího adaptéru £ blokmultiplexního kanálu, a prvním výstupem 83 externího adaptéru 8 adaptéru kanál-kanál a b prvním výstupem 33 bloku £ společných dekodérů a registrů, na jehož druhý výstup 34 je připojen vodič 140 výsledku externího testu, který je spojen s druhým vstupem 14 přenosového procesoru 1, přičemž na třetí vstup 35 bloku £ společných dekodérů a registrů je připojena obousměrná sběrnice 210 řízení datového bloku, která je spojena s prvním vstupem 21 datového bloku 2, na jehož první výstup 22 je připojena výstupní sběrnice 220 datového bloku, která je spojena s prvním vstupem 41 bloku £ výstupního datového registru, na jehož první výstup £2 je připojena vstupní sběrnice 230 datového bloku, která je spojena e druhým vstupem 23 datového bloku 2, na jehož třetí vstup 2£ je přivedena sběrnice 240 synchronizací, která je spojena s druhým výstupem 43 bloku £ výstupního datového registru a synchronizací, na jehož čtvrtý výstup 45 je připojena výstupní datová sběrnice 450 blokmultiplexního kanálu, která je spojena s třetím vstupem 74 externího adaptéru £ blokmultiplexního kanálu, na jehož druhý výstup 75 je připojena datová sběrnice 46Ο blokmultiplexního kanálu, která je spojena β druhým vstupem 46 bloku £ výstupního datového registru a synchronizací, na jehož třetí vstup 47 je připojena obousměrná řídioí sběrnice 470 blokmultiplexního kanálu, která je spojena s čtvrtým vstupem 76-externího adaptéru £ blokmultiplexního kanálu, na jehož třetí výstup 77 je připojena sběrnice 770 interfejeu blokmultiplexního kanálu, která vede ven z externího adaptéru dvoukanálového modulu stejně tak jako sběrnice 640 interfejsu multiplexního kanálu, která je spojena b druhým výstupem 64 externího adaptéru £ multiplexního kanálu a stejně jako sběrnice 870 interfejeu spřaženého počítače, která je spojena s třetím vstupem 87 externího adaptéru 8 adaptéru kanál-kanál, na jehož třetí vstup 84 je připojena výstupní datová sběrnice 560 adaptéru kanál-kanál, která je spojena s druhým výstupem 56 bloku £ adaptéru kanál-kanál, přičemž na jeho Šestý vstup 58 je připojena obousměrná řídicí sběrnioe 580 adaptéru kanál-kanál, která je spojena s čtvrtým vstupem 86 externího adaptéru 8 adaptéru kanál-kanál, na jehož druhý výstup 85 je připojena vstupní datová sběrnice 850 adaptéru kanál-kanál, která je spojena 0 pátým vstupem 57 bloku £ adaptéru kanál-kanál a současně s čtvrtým vstupem £8 bloku £ výstupního datového registru a synchronizací, přičemž na jeho třetí výstup 44. je připojena výstupní sběr^ nice 520 datového registru, která je spojena s druhým vstupem 52 bloku £ adaptéru kanál-kanál, na Jehož první vstup 51 je připojena obousměrná sběrnice 510 řízení adaptéru kanál-kanál, která Je spojena e čtvrtým vstupem bloku £ společných dekodérů a registrů.The output bus 120 of the notebook is connected to the second input 62 of the external multiplex channel adapter 8 of the notebook output bus 120, which is further connected to the second input 32 of the block of common decoders and registers. and β by a second input 72 of the external block-to-multiplex channel adapter 6 and β by a second input 82 of the external channel-to-channel adapter adapter 8 and a fourth input 54 of the channel-channel adapter block 54 to the first input 13 of the transfer processor 1 from the first output 63 of the external adapter. The multiplex channel of the notebook input bus 130, which is further connected to the first output 55 of the channel-channel adapter block 55 and further to the first output 73 of the external block-multiplex channel adapter, and the first output 83 of the external channel-channel adapter adapter 8 and the first block output 33. £ common decoders and registers, to the second output 34 of which an external test result conductor 140 is connected, which is connected to a second input 14 of the transfer processor 1, a bidirectional data block control bus 210 connected to the third input 35 of the common decoder and register block 6, which is connected to a first input 21 of the data block 2, to the first output 22 of which a data block output bus 220 is connected , which is connected to the first input 41 of the block E of the output data register, to the first output £ 2 of which the input bus 230 of the data block is connected, which is connected to the second input 23 of the data block 2, to the third input 28 of which the bus 240 is connected by synchronization which is connected to the second output 43 of the block of the output data register and synchronization, to the fourth output 45 of which the output data bus 450 of the block multiplex channel is connected, which is connected to the third input 74 of the external adapter £ of the block multiplex channel to the second output 75 of which data bus 46Ο of the block multiplex channel, which is connected by β to the second input 46 of the block £ of the output data register as synchronization, to the third input 47 of which a bi-directional block multiplex channel control bus 470 is connected to the fourth input 76 of the external block multiplex channel adapter 6, to the third output 77 of which a block 7 multiplex channel interface bus 770 is connected leading out of the external dual channel adapter. module as well as the multiplex channel interface bus 640 which is connected to the second output 64 of the external multiplex channel adapter 6 and the coupled computer interface bus 870 which is connected to the third input 87 of the external channel adapter 8 to the third input 84, a channel-channel adapter output data bus 560 is connected to the second output 56 of the channel-channel adapter block 56, and a bidirectional channel-to-channel control bus 580 connected to the fourth input 86 is connected to its sixth input 58. an external adapter 8 of a channel-channel adapter, to the second output 85 of which an input is connected the data bus 850 of the channel-channel adapter, which is connected to the fifth input 57 of the channel-channel adapter block and simultaneously with the fourth input £ 8 of the output data register block and synchronization, the output bus 520 being connected to its third output 44. a data register which is connected to the second input 52 of the channel-channel adapter block E, to the first input 51 of which a bidirectional channel-channel adapter control bus 510 is connected, which is connected to the fourth input of the common decoder and register block E.

Zapojení podle obr. 1 pracuje následujícím způsobem:The connection according to Fig. 1 works as follows:

Přenosový procesor 1 je mikroprogramově řízený automat, který umožňuje styk s hlavní pamětí pomocí obousměrné vnitřní mezimodulové sběrnice 000 počítače a vysílá řídioí kod mikroinstrukce po sběrnici 110 mikroinstrukce do externího adaptéru £, £, 8 multiplexního, blokmultiplexního kanálu a adaptéru kanál-kanál a do adaptéru £ kanál-kanál a do bloku £ společných dekodérů a registrů a v těchto blocích je používán kod mikroinstrukce pro adresaci registrů v těchto blocích a pro adresaci testovacích podmínek nebo pro ovládání jednotlivých paměťových míet v těchto vyjmenovaných blocích. Z přenosového procesoru 1 vycházejí dále po výstupní sběrnici 120 zápisníku výstupní data do externích adaptérů £, £, 8 multiplexního, blokmultiplexního kanálu, adaptéru kanál-kanál 8 a do adaptéru £ kanál-kanál a do bloku £ společných dekodérů a registrůThe transfer processor 1 is a firmware controller that allows contact with the main memory via the bidirectional internal intermodular bus 000 of the computer and transmits the microinstruction control code via the microinstruction bus 110 to the external multiplier channel £, £, 8, multiplex channel and channel-channel adapter and to the adapter Channel-channel a into a block £ of common decoders and registers and in these blocks a microinstruction code is used to address the registers in these blocks and to address the test conditions or to control the individual memory locations in these listed blocks. Output data 1 is output from the transfer processor 1 via the notebook output bus 120 to the external multiplexer adapters £, £, 8, the block multiplexed channel, the channel-channel adapter 8 and to the channel-channel adapter £ and to the common decoder and register block £.

CS 268 257 Bl a naopak z těchto bloků po výstupní sběrnici 130 zápisníku vstupují data zvnějšku do zápisníková paměti přenosového procesoru 1, kde jsou zpracovávána mikroprogramem.CS 268 257 B1 and vice versa from these blocks, after the output bus 130 of the notebook, the data enter from the outside into the notebook memory of the transfer processor 1, where they are processed by the microprogram.

Datový blok 2 je určen pro rychlý hardwarový přenos dat do/z hlavní paměti pomocí obousměrné vnitřní mezimodulové sběrnice 000 počítače do vnitřní vyrovnávací paměti datového bloku 2. Obsah této vnitřní vyrovnávací paměti v případě zápisu do přídavného zařízení vystupuje po výstupní datové sběrnici 220 datového bloku do výstupního datového registru uvnitř bloku £ výstupního datového registru a synchronizací a v případě ětení z přídavného zařízení naopak Stená data vstupují po vstupní sběrnici 230 datového bloku do vnitřní vyrovnávací paměti datového bloku 2,Data block 2 is intended for fast hardware data transfer to / from main memory via bidirectional internal intermodular bus 000 of the computer to internal buffer of data block 2. The content of this internal buffer is output via data output bus 220 of data block to the output data register within the block e of the output data register and synchronizations and, in the case of reading from the additional device, on the contrary, the wall data enter via the input bus 230 of the data block into the internal buffer of the data block 2,

Blok 2 společných dekodérů a registrů obsahuje dekodéry adresací registrů, poměťových míst a testovacích podmínek a ty jsou využívány všemi externími adaptéry 6, £, 8 i adaptérem £ kanál-kanál a datovým blokem 2. četné řídicí spoje z bloku £ společ·^ nýoh dekodérů a registrů do ostatních bloků nejsou ve výkresu pro zjednodušení znázorněny. Z bloku £ společných dekodérů a registrů se vysílá do přenosového procesoru 1 signál externí teet 140, který je výsledkem testu a ovlivňuje provedení podmíněného skoku mikroprogramu v přenosovém procesoru £. Blok £ společných dekodérů a registrů ovládá funkci a snímá stav datového bloku 2 pomocí obousměrné sběrnice 210 řízení datového bloku a obdobně ovládá funkci a snímá stav adaptéru £ kanál-kanál pomocí obousměrné sběrnice 510 řízení adaptéru kanál-kanál.Block 2 of common decoders and registers contains decoders of register addresses, memory locations and test conditions and these are used by all external adapters 6, £, 8 as well as channel-channel adapter and data block 2. numerous control links from block 6 of common decoders and registers to other blocks are not shown in the drawing for simplicity. From the block 6 of common decoders and registers, an external teet signal 140 is sent to the transfer processor 1, which is the result of a test and influences the execution of a conditional jump of the firmware in the transfer processor 6. The common decoder and register block £ controls the function and reads the status of the data block 2 using the bidirectional data block control bus 210, and similarly controls the function and reads the status of the channel-to-channel adapter £ using the bidirectional channel 510 channel control channel.

Blok £ výstupního datového registru a synchronizací obsahuje především výstupní datový registr dat vysílaných do přídavného zařízení na blokmultiplexním kanále po výstupní datové sběrnici 450 blokmultlplexního kanálu nebo dat vysílaných do adaptéru 2 kanál-kanál a odtud dále do spřaženého počítače po výstupní sběrnici 520 datového registru. Naopak do tohoto bloku £ výstupního datového registru a synchronizací postupují čtená data z přídavného zařízení na blokmultiplexním kanále po vstupní datové směrnici 460 blokmultlplexního kanálu nebo čtená data z externího adaptéru 8 adaptéru kanál-kanál, která jsou vysílána ze spřáženého počítače, a ta postupují po vstupní datové sběrnici 850 adaptéru kanál-kanál do bloku £ výstupního datového registru a synchronizací. Tento blok £ dále provádí synchronizaci řídicích signálů pro asynchronní přesun dat, které postupují do/z tohoto bloku £ jednak z/do externího adaptéru £ blokmultlplexního kanálu po obousměrné řídicí sběrnici blokmultlplexního kanálu 470 a dále z/do externího adaptéru 8 adaptéru kanál-kanál po obousměrné řídicí směrnici 580 adaptéru kanál-kanál. Zmíněné asynchronní řídicí signály jsou zasynchronizovány na vnitřní hodiny počítače a s určitým časovým zpožděním se vracejí odpovědi do bloků, odkud byly asynchronní řídicí signály vyslány, dále z bloku výstupního datového registru a synchronizací £ postupují synchronní řídicí signály po sběrnici 240 synchronizací do datového bloku 2, kde způsobují plnění nebo vyprazdňování vnitřní vyrovnávací paměti pro styk s hlavní pamětí.The output data and synchronization register block 6 comprises in particular an output data register of data transmitted to an additional device on the block multiplex channel via the block multiplex channel output data bus 450 or data transmitted to the channel-channel adapter 2 and thence further to the coupled computer via the data register output bus 520. Conversely, read data from the block multiplex channel accessory follow the block multiplex channel input data direction 460 or read data from the external channel-channel adapter adapter 8, which are transmitted from the coupled computer, to this block e of the output data register and synchronization. the data bus 850 of the channel-channel adapter to the block e of the output data register and synchronization. This block further synchronizes the control signals for asynchronous data transfer, which proceed to / from this block £ from / to the external block channel multiplex channel adapter £ via the bidirectional block multiplex channel control bus 470 and further from / to the external channel channel adapter-channel adapter 8. bidirectional channel-to-channel adapter control directive 580. Said asynchronous control signals are synchronized to the computer's internal clock and with a certain time delay the responses are returned to the blocks from which the asynchronous control signals were sent, further from the output data register block they cause the internal buffer to fill or empty the main memory.

Blok £ adaptéru kanál-kanál provádí samostatně rozpoznání adresy adaptéru kanálkanál vysílané ze zpřaženého počítače v době úvodního výběrového sledu a postupující do bloku £ adaptéru kanál-kanál po výstupní datové sběrnici 850 adaptéru kanál-kanál, obdobně provádí zapamatování kódu příkazu vysílaného ze spřaženého počítače po téže sběrnici a dále tento blok 2 adaptéru kanál-kanál formuje počáteční status, který je vysílán po výstupní datové sběrnici 560 adaptéru, kanál-kanál a odtud dále do spřažsného počítače a podobně je po této sběrnici vysílán i koncový status, který je do bloku 2 adaptéru kanál-kanál vložen z přenosového procesoru 1 v době ukončení příkazu pro adaptér kanál-kanál. Blok 2 adaptéru kanál-kanál provádí výběr zdroje na výstupní datovou sběrnici 560 adaptéru kanál-kanál, což mohou být data vysílaná do spřaženého počítače a postupující do bloku 2 adaptéru kanál-kanál z bloku £ výstupního datového registru a synchronizací po výstupní sběrnici 520 datového registru nebo dále, to může být vlastní adresa adaptéru kanál-kanál vysílaná během úvodního výběrového sledu z bloku 2 adaptéru kanál-kanál, dále to může být výše uvedený počáteční status formovaný v tomto bloce 2 nebo koncový status vložený do bloku 2 adaptéru kanál-kanál mikroprogCS 268 257 Bl 5 rámem přenosového procesoru 1.The channel-channel adapter block 6 independently recognizes the channel adapter channel address transmitted from the coupled computer at the time of the initial selection sequence and proceeds to the channel-channel adapter block £ via the channel-channel adapter data bus 850, similarly memorizing the command code transmitted from the coupled computer. on the same bus and further this channel-channel adapter block 2 forms an initial status which is transmitted via the output data bus 560 of the adapter, channel-channel and from there on to the coupling computer and similarly the final status is transmitted via this bus which is transmitted to block 2 the channel-channel adapter is inserted from the transfer processor 1 at the end of the command for the channel-channel adapter. Block 2 of the channel-channel adapter performs source selection on the output data bus 560 of the channel-channel adapter, which may be data transmitted to the coupled computer and proceeding to block 2 of the channel-channel adapter from the output data register block £ and synchronized via the data register output bus 520. or further, it may be the actual channel-channel adapter address transmitted during the initial selection sequence from block 2 of the channel-channel adapter, further it may be the above-mentioned initial status formed in this block 2 or the end status inserted in block 2 of the microprogCS channel-channel adapter 268 257 B1 5 by the transfer processor frame 1.

Blok 6_, reap. χ, resp. 8, externího adaptéru multiplexního, reap, blokmultiplexního kanálu, resp. adaptéru kanál-kanál, je řešen obvodoví ahodnš a obsahuje výstupní registr dat, který je vysílán na sběrnici 640. resp. 770, resp. 870 interfejsů multiplexního, resp, blokmultiplexního, resp. spřaženého počítače, a dále tento blok £, resp. 7, resp. 8, obsahuje výstupní řídicí registr, který je vysílán na tutéž sběrnici 640, resp. 770, resp. 870 a je mikroprogramově bitově ovládán z přenosového procesoru 1, dále tento blok 6, resp. χ, resp. 8, obsahuje hradlovací obvody pro vstupní data z téže sběrnice 64Ο, resp. 770, resp. 870, na vstupní sběrnici 130 zápisníku, takže vstupní data z přídavného zařízení na multiplexním kanále, resp. blokmultiplexním kanále, resp. ze spřaženého počítače jsou dostupná mikroprogramem přenosového procesoru 1.Block 6_, reap. χ, resp. 8, external adapter of multiplex, reap, block multiplex channel, resp. adapter channel-channel, is solved circuit-wise and contains an output data register, which is transmitted on the bus 640. resp. 770, resp. 870 multiplex interfaces, respectively, block multiplex, resp. coupled computer, and further this block £, resp. 7, resp. 8, contains an output control register which is transmitted on the same bus 640, resp. 770, resp. 870 and is microprogrammatically bit-controlled from the transfer processor 1, further this block 6, resp. χ, resp. 8, contains gate circuits for input data from the same bus 64Ο, resp. 770, resp. 870, on the input bus 130 of the notebook, so that the input data from the additional device on the multiplex channel, resp. blokmultiplex channel, resp. from the coupled computer are accessible by the transfer processor firmware 1.

Blok J externího adaptéru blokmultiplexního kanálu přivádí dále na sběrnici 77Q interfejsu blokmultiplexního kanálu data z výstupní datové sběrnice 450 blokmultiplexního kanálu a data ze sběrnice 770 interfejsů blokmultiplexního kanálu přivádí na vstupní datovou sběrnici 460 blokmultiplexního kanálu. Řídicí signály z/na sběrnici 770 interfejsu blokmultiplexního kanálu procházejí na/ze obousměrná řídicí sběrnice 470 blokmultiplexního kanálu.Block J of the external block multiplex channel adapter further feeds data from the block multiplex channel output data bus 450 to the block multiplex channel interface bus 77Q and feeds from the block multiplex channel interface bus 770 to the block multiplex channel input data bus 460. Control signals from / to the block multiplex channel interface bus 770 pass to / from the bidirectional block multiplex channel control bus 470.

Blok 8 externího adaptéru kanál-kanál předává dále na sběrnioi 870 interfejsů spřaženého počítače data z výstupní datové sběrnice 560 adaptéru kanál-kanál a data ze sběrnioe 870 interfejsů spřaženého počítače převádí na vstupní datovou sběrnioi 850 adaptéru kanál-kanál. Řídicí signály z/na sběrnici 870 interfejsů spřaženého počítače procházení na/z obousměrné řídicí sběrnice 580 adaptéru kanál-kanál.The external channel-channel adapter block 8 further transmits data from the channel-channel adapter output data bus 560 to the coupled computer interfaces bus 870 and transfers data from the coupled computer interfaces bus 870 to the input data bus 850 of the channel-channel adapter. Control signals from / to the coupled computer interface bus 870 traverse to / from the bidirectional channel-to-channel control bus 580.

Blok 6_, resp. χ, resp. 8, externího adaptéru multiplexního kanálu, resp. blokmultiplexního kanálu, resp. adaptéru kanál-kanál, dále obsahuje všechny vysílače a přijímače nutné pro vysílání nebo přijímání signálů na/ze sběrnice 640 interfejsů multiplexního kanálu, resp. sběrnice 770 interfejsů blokmultiplexního, resp. sběrnice 870 interfejsů spřaženého počítače.Block 6_, resp. χ, resp. 8, an external multiplex channel adapter, resp. block multiplex channel, resp. channel-channel adapter, further comprises all transmitters and receivers necessary for transmitting or receiving signals to / from the bus 640 of the multiplex channel interfaces, resp. bus 770 interfaces of block multiplex, resp. bus 870 interfaces of the coupled computer.

Funkci multiplexního kanálu provádí zapojení podle vynálezu tak, že veškeré řízení přídavného zařízení na sběrnioi 640 interfejsů multiplexního kanálu je prováděno pomocí mikroprogramů přenosového procesoru JI, přes blok G externího adaptéru multiplexního kanálu a tímto způsobem je prováděn i přenos dat z/do přídavného zařízení do/z hlavní paměti. Přenos dat na multiplexním kanálu vyžaduje složitější výběrové sledy pro přenos dat, vzhledem k nutnosti multiplexování přenosu dat současně a více zařízeními, a proto dosahuje 1 nižších přenosových rychlostí. Tyto sledy se výhodně realizují mikroprogramem přenosového procesoru 1, aniž by narůstal objem potřebného hardwaru, přičemž je mikroprogram přenosového procesoru 1 dostetačně rychlý jak pro řízení přídavného zařízení, tak i pro zabezpečení požadované minimální rychlosti přenosu dat s přídavnými zařízeními.The multiplex channel function is performed by the circuit according to the invention in such a way that all control of the accessory on the multiplex channel interface bus 640 is performed by the transfer processor JI, via block G of the external multiplex channel adapter and from main memory. Data transmission on a multiplex channel requires more complex selection sequences for data transmission, due to the need to multiplex data transmission simultaneously and with multiple devices, and therefore achieves 1 lower transmission speeds. These sequences are preferably implemented by the transfer processor 1 firmware without increasing the amount of hardware required, and the transfer processor 1 firmware is fast enough both to control the accessory and to provide the required minimum data rate with the accessory.

Funkci blokmultiplexního kanálu provádí zapojení podle vynálezu tak, že veškeré řízení přídavného zařízení na sběrnici 770 interfejsů blokmultiplexního kanálu je prováděno opět pomocí mikroprogramů přenosového procesoru JL přes blok χ externího adaptéru blokmultiplexního kanálu. Na rozdíl od multiplexního kanálu však vlastní přenos dat s přídavným zařízením probíhá v jednom bloku jen β jedním přídavným zařízením současně, a to jednoduchým sledem , který umožňuje dosažení vysoké přenosové rychlosti dat. Proto nejsou data na blokmultiplexním kanále přenášena relativně pomalým mikroprogramem přenosového procesoru JL, ale pomocí datového bloku <? a bloku £ výstupního datového registru a synchronizací přes blok χ externího adaptéru blokmultiplexního kanálu. Nastavení směru přenosu, čítačů adres hlavní paměti, čítačů počtu přenesených bajtů dat, zahájení činnosti datového bloku 2 a ukončení činnosti datového bloku 2 je však prováděno mikroprogramem přenosového procesoru 1. Mikroprogram přenosového procesoru 1 tedy provádí úvodní výběrový sled přídavného zařízení na sběrnici 770 interfejsů bloxmultiplexního kanálu, dále zahájení přenosu dat datovým blokem 2, ukončení přenosu dat v datovém bloku 2 a odebrání koncového statusu z přídavného zařízení. Tím, že data mezi příThe block multiplex channel function is performed by the circuit according to the invention in such a way that all control of the accessory on the block multiplex channel interface bus 770 is again performed by the transfer processor firmware JL via block χ of the external block multiplex channel adapter. However, unlike the multiplex channel, the actual data transmission with the additional device takes place in one block by only β one additional device at a time, in a simple sequence, which allows to achieve a high data transmission speed. Therefore, the data on the block multiplex channel is not transmitted by the relatively slow firmware of the transfer processor JL, but by the data block <? and block e of the output data register and synchronization via block χ of the external block multiplex channel adapter. However, the setting of the transmission direction, the main memory address counters, the number of bytes of data transferred, the start of the data block 2 and the end of the data block 2 is performed by the transfer processor 1 firmware. channel, further start of data transfer by data block 2, end of data transfer in data block 2 and removal of the end status from the additional device. By the data between pri

CS 268 257 Bl dávným zařízením na blokmultiplexním kanále a hlavní pamětí jsou přenáěena pouze pomocí hardwarových bloků, ee dosahuje vysoké přenosové rychlosti dat.CS 268 257 B1 by an old device on a block multiplex channel and the main memory are transmitted only by means of hardware blocks, ee achieves a high data transfer rate.

Funkoi adaptéru kanál-kanál provádí zapojení podle vynálezu tak, že blok £ adaptéru kanál-kanál není napojen na sběrnici 770 interfejsu blokmultiplexního kanálu, jak ee běžně dělá, ale přímo na přenoeový procesor 1, na blok 2 společných dekodérů a registrů a na blok £ výstupního registru a synchronizací. Tím je dosaženo toho, že odpadají výběrové eledy pro adaptér kanál-kanál ze strany tohoto počítače a jejich funkce je zcela realizována mikroprogramem přenosového procesoru 1. Výběrové sledy ze strany spřaženého počítače napojeného na sběrnici 670 spřaženého počítače jsou přes externí adaptér 8 adaptéru kanál-kanál řízeny hardwarově blokem 2 adaptéru kanál-kanál. To je nezbytné vzhledem k požadované rychlosti reakce adaptéru kanál-kanál na výběrové sledy ze spřaženého počítače, nebo? mikroprogram přenosového procesoru 1 v době výběrového sledu ze spřaženého počítače může být zaneprázdněn obsluhou multlplexního nebo blokmultiplexního kanálu a nemůže tedy okamžitě reagovat na výběrový sled ze spřaženého počítače.The channel-channel adapter function performs the connection according to the invention in such a way that the channel-channel adapter block 6 is not connected to the block multiplex interface interface bus 770 as it normally does, but directly to the transfer processor 1, to the common decoder and register block 2 and to the output register and synchronization. This eliminates the need for selection elements for the channel-channel adapter from this computer and their function is fully realized by the transfer program firmware 1. The selection sequences from the coupled computer connected to the coupled computer's bus 670 are via the external adapter 8 of the channel-channel adapter. hardware controlled by channel 2 of the channel-channel adapter. This is necessary due to the required response speed of the channel-channel adapter to the selection sequences from the coupled computer, or? the firmware of the transfer processor 1 at the time of the selection sequence from the coupled computer may be busy operating the multiplex or block multiplex channel and thus cannot respond immediately to the selection sequence from the coupled computer.

Po provedení výběrového sledu ze spřaženého počítače ohlásí tento blok 2 adaptéru kanál-kanál přenosovému procesoru 1, jehož mikroprogram periodicky testuje stav bloku 2 adaptéru kanál-kanál. Mikroprogram přenosového procesoru 1 pak zahájí přenos dat, který probíhá z/do hlavní paměti pomocí datového bloku 2, a bloku £ výstupního datového registru a synchronizací přes blok 2 adaptéru kanál-kanál a přes externí adaptér 8 adaptéru kanál-kanál do/ze spřaženého počítače obdobně jako probíhá přenos dat do/z přídavného zařízení na blokmultiplexním kanálu. Tím je dosaženo vysoká přenosové rychlosti dat jako na blokmultiplexním kanálu. Po ukončení přenosu dat se spřaženým počítačem, mikroprogram přenosového procesoru 1 naformuje koncový status, který vloží do bloku 2 adaptéru kanál-kanál a tento blok £ již zajistí autonomně jeho předání do spřaženého počítače. Pokud spojení se spřaženým počítačem zahajuje tato strana, naformuje mikroprogram přenosového procesoru^ 1, status s výzvou ke spolupráci a tento status vloží opět do bloku 2 adaptéru kanál-kanál a tento blok 2 již zajistí autonomně jeho předání do spřaženého počítače, který po čase na něj reaguje vysláním výběrového sledu a ten je zpracován již výěe popsaným způsobem blokem 2 adaptéru kanál-kanál.After performing a selection sequence from the coupled computer, this channel-channel adapter block 2 reports to the transfer processor 1, whose firmware periodically tests the state of the channel-channel adapter block 2. The transfer program firmware 1 then initiates the data transfer, which takes place from / to the main memory via the data block 2 and the output data register block 6 and synchronizes via the channel-channel adapter block 2 and via the external channel-channel adapter adapter 8 to / from the coupled computer. similarly to the transfer of data to / from an additional device on a block multiplex channel. This achieves a high data transfer rate as on a block multiplex channel. After the data transfer with the coupled computer is completed, the firmware of the transfer processor 1 forms an end status, which it inserts into the channel-channel adapter block 2, and this block 6 already ensures its autonomous transfer to the coupled computer. If the connection to the coupled computer is initiated by this party, it forms the firmware of the transfer processor ^ 1, the status with the call to cooperate and inserts this status again into block 2 of the channel-channel adapter and this block 2 already ensures its autonomous transfer to the coupled computer. it responds by sending a selection sequence, which is processed as described above by block 2 of the channel-channel adapter.

Zapojení podle vynálezu lze s výhodou použít při konstrukci počítačů vybavenými multiplexními kanály a adaptéry kanál-kanál pro vzájemné propojování počítačů. Takové vybavení mají zejména počítače řady JSEP.The circuit according to the invention can advantageously be used in the construction of computers equipped with multiplex channels and channel-channel adapters for interconnecting computers. JSEP computers in particular have such equipment.

Claims

OBJECT OF THE INVENTION

Connection of an external adapter of a two-channel module, consisting at least of a data block, a block of common decoders and registers, an output data register and synchronization block, a channel-channel adapter block and external adapters for multiplex and block multiplex channel and channel-channel adapter in that the zero input (10) of the transfer processor (1) is connected to a bidirectional internal intermodular bus (000) of the computer, which is connected to the zero input (20) of the data block (2), the first output (11) of the transfer processor (1) is connected to the first input (61) of the external multiplex channel adapter (6) of the microinstruction bus (110), which is further connected to the first input (31) of the common decoder block (3) and further to the first input (71) of the external adapter (7) of the block multiplex channel and with the first input (81) of the external adapter (8) of the channel-channel adapter and with the third input (53) of the block (5) of the ν-ηηΧΊ-channel adapter, further from the second output (12) of the transfer processor (1) ) is connected to the second input (62) of the external adapter (6) of the multiplex channel of the notebook output bus (120), which is further connected to the second input (32) of the common decoder and register block (3) and further to the second input (72) of the external adapter (7) a block multiplexed channel and a second input (82) of the external channel-channel adapter (8) and a fourth input (54) of the channel-channel adapter block (5), the first input (13) of the transfer processor (1) being fed from the first output (63) of the external multiplex channel adapter (6) of the notebook input bus (130), which is further connected to the first output (55) of the channel-channel adapter block (5) and further to the first output (73) of the external block multiplex adapter (7). channel and a first output (83) of an external channel adapter (8) and a first output (33) of a common decoder and register block (3), to the second output (34) of which an external test result wire (140) is connected, which is connected to the second input (14) of the transmission processor (1), wherein at class The third input (35) of the block (3) of common decoders and registers is connected to the bidirectional data block control bus (210), which is connected to the first input (21) of the data block (2), to the first output (22) of which the output bus is connected (220) a data block which is connected to the first input (41) of the block (4) of the output data register, to the first output (42) of which the input bus (230) of the data block is connected, which is connected to the second input (23) of the data register. block (2), to the third input (24) of which a bus (240) is connected by synchronization which is connected to the second output (43) of the output data register block (4) and synchronization, to the fourth output (45) of which the output data register is connected a block multiplex channel bus (450) which is connected to the third input (74) of the external block multiplex channel adapter (7), to the second output (75) of which the block multiplex channel input data bus (460) is connected to the second input (46) ) of block (4) of output data register and synchronization, to the third input (47) of which a bidirectional block bus control bus (470) is connected, which is connected β by a fourth input (76) of an external block multiplex channel adapter (7), to the third output (77) of which a bus (770) is connected a block multiplexed channel interface that leads out of the external adapter of the two-channel module as well as a multiplex channel interface bus (640) which is connected to the β second output (64) of the multiplex channel external adapter (6) and the coupled computer interface bus (Θ70), which is connected to the third input (87) of the external adapter (8) of the channel-channel adapter, to the third input (84) of which the output data bus (560) of the channel-channel adapter is connected, which is connected to the second output (56) of the block (5) channel-channel adapter, a bidirectional control bus (580) of the channel-channel adapter being connected to its ninth input (58), which is connected to the fourth input (86) of the external channel-channel adapter adapter (8). wherein the second output (85) is connected to the input data bus (850) of the channel-channel adapter, which is connected β by the fifth input (57) of the channel channel adapter block (5) and at the same time by the β fourth input (48) of the output data register block (4) and synchronization, the output bus (520) of the data register being connected to its third output (44), which is connected to the second input (52) of the channel adapter block (5) CS 268 257 B1 channel, which is connected to the fourth input of the block (3) common decoders and registers.