CS264805B1

CS264805B1 - Pulse catcher bos

Info

Publication number: CS264805B1
Application number: CS862027A
Authority: CS
Inventors: Milan Ozabal
Original assignee: Milan Ozabal
Priority date: 1986-03-24
Filing date: 1986-03-24
Publication date: 1989-09-12
Also published as: CS202786A1

Abstract

Zachytávač impulzov bezkontaktného ovládacieho systému - BOS, umožňujúci určenie sledovaného bodu v logickej sieti, na ktorom přišlo ku zmene, i krátkodobej, napHťovej úrovně signálu, umožňujúci pracovat v režime: zachytenie len prvého poruchového signálu alebo v režime: zachytenie všetkých poruchových signálov tak, že vstupné logické členy ovládajú pamStové prvky - klopné obvody R-S, ktorých výstupy ovládajú multiplexer, ktorého výstup v prvom režime po zaznamenaní prvého poruchového signálu zablokuje všetky ostatně vstupy, resp. v druhom režime sú vstupy neblokované. Podstata riešenia spočívá v tom, že svorka prvej vstupnej veličiny je připojená na oba vstupy prvého hradla NAND, ktorého výstup je připojený na prvý vstup druhého hradla NAND, ktorého výstup je připojený na vstup prvého klopného obvodu R-S, výstup ktorého je vyvedený na svorku prvej výstupnej veličiny a zároveň je připojený na prvý vstup multiplexeru, ktorého výstup je spatné zapojený na druhé vstupy druhého a tretieho hradla NAND, pričom svorka druhej vstupnej veličiny je připojená na prvý vstup tretieho hradla NAND, ktorého výstup je připojený na vstup druhého klopného obvodu R-S, výstup ktorého je vyvedený na svorku druhej výstupnej veličiny a zároveň je připojený na druhý vstup multiplexeru. Zachytávač impulzov BOS sa dá využit vo všetkých ovládacích systémpch tvořených polovodičovou logikou TTL.Impulse catcher of the contactless control system - BOS, enabling determination of the monitored point in the logical network, at which a change occurred, even of the short-term, voltage level of the signal, enabling operation in the mode: capturing only the first fault signal or in the mode: capturing all fault signals so that the input logic elements control the memory elements - R-S flip-flops, whose outputs control the multiplexer, whose output in the first mode blocks all other inputs after recording the first fault signal, or in the second mode the inputs are not blocked. The essence of the solution is that the terminal of the first input variable is connected to both inputs of the first NAND gate, the output of which is connected to the first input of the second NAND gate, the output of which is connected to the input of the first R-S flip-flop, the output of which is output to the terminal of the first output variable and is also connected to the first input of the multiplexer, the output of which is connected to the second inputs of the second and third NAND gates, while the terminal of the second input variable is connected to the first input of the third NAND gate, the output of which is connected to the input of the second R-S flip-flop, the output of which is output to the terminal of the second output variable and is also connected to the second input of the multiplexer. The BOS pulse catcher can be used in all control systems made of TTL semiconductor logic.

Description

Vynález sa týká zachytávača impulzov bezkontaktného ovládacieho systému (BOS), umožňujúceho určenie sledovaného bodu v logickéj sieti, na ktorom přišlo ku zmene i krátkodobéj napSťovej úrovně signálu.The present invention relates to a pulse collector of a non-contact control system (BOS) enabling the determination of a monitored point in a logical network at which the short-term voltage level of the signal has also changed.

V BOS, ktorý riadi chod technologickéj linky, je porucha impulzného charakteru a jej zistenie obtiažne, nakolko změna na ktoromkoXvek z množstva rovnocenných vstupov má za následok rovnaký výsledok - změnu výstupnéj veličiny.In BOS, which controls the operation of the technological line, the failure of the impulse character and its detection is difficult, since a change to any of the many equivalent inputs results in the same result - a change of the output quantity.

Doteraz sa takéto poruchy zisťujú ručičkovými meracími prístrojmi alebo roznymi jednoúčelovými pomůckami (napr.: sledováním svetelnej signalizácie atd.).Up to now, such disturbances have been detected by hand-held measuring devices or various special-purpose devices (eg monitoring of light signals, etc.).

Tieto nedostatky odstraňuje zapojenie zachytávača impulzov BOS, ktorý určí a zapamStá si vstup, na ktorom přišlo ku zmene napSťovej úrovně signálu.These drawbacks are eliminated by the connection of the BOS pulse collector, which determines and remembers the input at which the voltage level of the signal has changed.

Podstatou riešenia podlá vynálezu je, že svorka prvej vstupnej veličiny je zapojená cez prvé hradlo nand na prvý vstup druhého hradla NAND, ktorého výstup je zapojený na vstup prvého klopného obvodu R-S, výstup ktorého je vyvedený na svorku prvej výstupnej veličiny a zároveň připojený na prvý vstup multiplexeru, ktorého výstup je spStne přivedený na druhý vstup druhého a tretieho hradla NAND.It is the object of the invention that the terminal of the first input variable is connected through the first nand gate to the first input of the second NAND gate whose output is connected to the input of the first flip-flop RS, the output of which is connected to the first output variable terminal. a multiplexer whose output is fed to the second input of the second and third gate NANDs.

Svorka druhej vstupnej veličiny je zapojená na prvý vstup tretieho hradla NAND, ktorého výstup je zapojený na vstup druhého klopného obvodu R-S, ktorého výstup je vyvedený na svorku druhej výstupnej veličiny a zároveň připojený na druhý vstup multiplexeru.The terminal of the second input variable is connected to the first input of the third gate NAND, whose output is connected to the input of the second flip-flop R-S, whose output is connected to the terminal of the second output variable and connected to the second input of the multiplexer.

Tretie vstupy druhého a tretieho hradla sú vyvedené na svorky pre možnost zablokovania príslušnej vstupnej veličiny. Multiplexer má vyvedený vstup na svorku pre možnost zablokovania multiplexeru.The third inputs of the second and third gates are connected to terminals for the possibility of blocking the respective input quantity. The multiplexer has an input to the terminal for blocking the multiplexer.

Využitie vynálezu prináša odstránenie časovej náročnosti pri identifikácii poruchy a zníženie prestojov technologických zariadení.The use of the invention brings about the elimination of time-consuming fault identification and the reduction of downtime of technological equipment.

Na priloženom výkrese je schéma zapojenia jedného bloku zachytávača impulzov BOS. Polovica zapojenia je pre zachytenie změny napSťovej úrovně prvej vstupnej veličiny z úrovně log. Η (1) na úroveň log. L (o) a druhá polovica pre zachytenie změny napSťovej úrovně druhej vstupnej veličiny z úrovně log. L na úroveň log. H. Výstupné veličiny sú použité pre signalizáciu.The attached drawing is a wiring diagram of one BOS pulse arrester block. Half the wiring is to capture the voltage level change of the first input variable from the log level. Η (1) to log. L (o) and the second half to capture a change in the voltage level of the second input variable from the log level. L to log. H. The output quantities are used for signaling.

Na výkrese svorka 2 prvej vstupnej veličiny je zapojená cez prvé hradlo 10 NAND na prvý vstup druhého hradla 11 NAND. Svorka 4 druhej vstupnej veličiny je zapojená priamo na prvý vstup trietieho hradla 12 NAND. Výstup druhého hradla JJ. NAND je zapojený na vstup prvého klopného obvodu 13 R-S a výstup tretieho hradla 12 NAND je zapojený na vstup druhého klopného obvodu 14 R-S. výstup prvého klopného obvodu 13 R-S je vyvedený na svorku 6 prvej výstupnej veličiny a zároveň připojený na prvý vstup multiplexeru 15. Výstup druhého klopného obvodu 14 R-S je vyvedený na svorku 2 druhej výstupnej veličiny a zároveň připojený na druhý vstup multiplexeru 15. Výstup multiplexeru 15 je spojený s druhými vstupmi druhého a tretieho hradla 11, 12*NAND. Třetí vstup druhého hradla 11 NAND je vyvedený na svorku 2 blokačného vstupu prvej vstupnej veličiny. Třetí vstup tretieho hradla 12 NAND je vyvedený na svorku 5 blokačného vstupu druhej vstupnej veličiny. Svorka J_ je spojená s blokačným vstupom multiplexeru jl5. Nastavovacie vstupy klopných obvodov 23, 14 R-S sú vyvedené na svorku 2·In the drawing, the terminal 2 of the first input variable is connected through the first gate 10 NAND to the first input of the second gate 11 NAND. The second input variable terminal 4 is connected directly to the first input of the third gate 12 NAND. Output of the second gate JJ. The NAND is connected to the input of the first flip-flop 13 of the R-S, and the output of the third gate 12 of the NAND is connected to the input of the second flip-flop 14 of the R-S. the output of the first flip-flop 13 RS is connected to the terminal 6 of the first output variable and simultaneously connected to the first input of the multiplexer 15. The output of the second flip-flop 14 RS is connected to the terminal 2 of the second output variable and connected to the second input of the multiplexer 15. connected to the second inputs of the second and third gates 11, 12 * NAND. The third input of the second NAND gate 11 is connected to the block input terminal 2 of the first input variable. The third input of the third gate 12 NAND is connected to the block input terminal 5 of the second input variable. The terminal 11 is connected to the blocking input of the multiplexer 15. Flip-flop adjusting inputs 23, 14 R-S are connected to terminal 2 ·

Připojením svoriek 2 ^a 2 ^na meracie body resp. u nepoužitého vstupu jeho zablokováním (tzv. připojením blokovacích svoriek 2 resp. 2 ^na úroveň log. L) a nastavením klopných obvodov 13, 14 R-S na svorke 2 3^e blok připravený k činnosti. Na svorkách 6a 2 výstupných veličin je napaťová úroveň log. L. Výstupné veličiny sú zároveň připojené na prvý a druhý vstup multiplexeru 25/ ktorého výstup má v tomto případe úroveň log. H. Pri zmene napSťovej úrovně prvej vstupnej veličiny na svorke 2 ⁷ úrovně log. H na úroveň log. L, druhé hradlo 11 NAND změnou svojho výstupu překlopí prvý klopný obvod 13 R-S a prvá výstupná veličina na svorke 6 změní svoju úroveň log. H a zároveň sa změní úroveň výstupu multiplexeru 15 na úroveň log. L, čím sa zablokují všetky ostatně vstupné veličiny, tzn. že zariadenie už nepřijímá žiadnu novů informáciu. Činnost multiplexeru 15 je možné zrušit zablokováním na svorke 2 blokačného vstupu multiplexeru 15 - v tom případe zariadenie přijímá všetky informácie. Pri zmene úrovně druhej vstupnej veličiny na svorke 4_ z úrovně log. L na úroveň log. H, tretie hradlo 12 NAND změnou svojho výstupu překlopí druhý klopný obvod l_í R-S a druhá výstupná veličina na svorke ji změní úroveň na úroveň log. H a zároveň sa změní úroveň výstupu multiplexeru 15 na úroveň log. L.By connecting terminals 2 ^and 2 ^{to the} measuring points resp. In case of an unused input, by blocking it (by connecting the blocking terminals 2 or 2 ^to log. L level) and setting the flip-flops 13, 14 RS at terminal 2 3 ^{e, the} block is ready for operation. There is a logic voltage level at the terminals 6 and 2 of the output quantities. L. The output variables are simultaneously connected to the first and second inputs of the multiplexer 25, whose output in this case is log. H. When changing the voltage level of the first input variable at terminal ^{27 of} log level ⁷ . H to log. L, the second gate 11 NAND by changing its output flips the first flip-flop 13 RS and the first output variable at terminal 6 changes its log level. At the same time, the output level of the multiplexer 15 changes to the log level. L, thus blocking all other input quantities, ie. the device is no longer receiving new information. The operation of the multiplexer 15 can be canceled by blocking the terminal 2 of the blocking input of the multiplexer 15 - in which case the device receives all information. When changing the level of the second input variable at terminal 4 from the log level. L to log. H, the third gate 12 NAND changes its output by flipping the second flip-flop RS, and the second output variable at the terminal changes it to the log level. At the same time, the output level of the multiplexer 15 changes to the log level. L.

Predmet riešenia sa dá využit vo všetkých ovládacích systémoch tvořených polovodičovou logikou TTL.The object of the solution can be used in all control systems consisting of TTL semiconductor logic.

Claims

A pulse trap BOS, characterized in that the first input variable terminal (1) is connected to both inputs of a first NAND gate (10) whose output is connected to a first input of a second NAND gate (11) whose output is connected to an input a first RS flip-flop (13), the output of which is connected to the first output variable terminal (6) and at the same time connected to the multiplexer input (15), the output of which is connected to the second inputs of the second and third gates; 12). NAND, the terminal (4) of the second input variable being connected to the first input of the third NAND gate (12), the output of which is connected to the input of the second flip-flop (RS) RS, the output of which is connected to the terminal (8) of the second output variable it is connected to the second input of the multiplexer (15).

2. The BOS pulse arrestor according to claim 1, wherein the blocking input terminal (2) of the first input variable is connected to a third input of the second NAND gate (11), the blocking input terminal (5) of the second input variable is connected to a third input of the third input variable. the NAND gate (12) and the multiplexer blocking input terminal (7) is connected to the multiplexer blocking input (15).