CS264805B1 - Pulse catcher bos - Google Patents

Pulse catcher bos Download PDF

Info

Publication number
CS264805B1
CS264805B1 CS862027A CS202786A CS264805B1 CS 264805 B1 CS264805 B1 CS 264805B1 CS 862027 A CS862027 A CS 862027A CS 202786 A CS202786 A CS 202786A CS 264805 B1 CS264805 B1 CS 264805B1
Authority
CS
Czechoslovakia
Prior art keywords
input
output
terminal
variable
multiplexer
Prior art date
Application number
CS862027A
Other languages
English (en)
Slovak (sk)
Other versions
CS202786A1 (en
Inventor
Milan Ozabal
Original Assignee
Milan Ozabal
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Milan Ozabal filed Critical Milan Ozabal
Priority to CS862027A priority Critical patent/CS264805B1/cs
Publication of CS202786A1 publication Critical patent/CS202786A1/cs
Publication of CS264805B1 publication Critical patent/CS264805B1/cs

Links

Landscapes

  • Electronic Switches (AREA)

Description

264805 2
Vynález sa týká zachytávača impulzov bezkontaktného ovládacieho systému (BOS), umožňu-júceho určenie sledovaného bodu v logickéj sieti, na ktorom přišlo ku zmene i krátkodobéjnapSťovej úrovně signálu. V BOS, ktorý riadi Chod technologickéj linky, je porucha impulzného charakteru a jejzistenie obtiažne, nakolko změna na ktoromkoXvek z množstva rovnocenných vstupov má za násle-dok rovnaký výsledok - změnu výstupnéj veličiny.
Doteraz sa takéto poruchy zisťujú ručičkovými meracími prístrojmi alebo roznymi jedno-účelovými pomůckami (napr.: sledováním svetelnej signalizácie at3.).
Tieto nedostatky odstraňuje zapojenie zachytávača impulzov BOS, ktorý určí a zapamStási vstup, na ktorom přišlo ku zmene napSťovej úrovně signálu.
Podstatou riešenia podlá vynálezu je, že svorka prvej vstupnej veličiny je zapojenácez prvé hradlo nand na prvý vstup druhého hradla NAND, ktorého výstup je zapojený na vstupprvého klopného obvodu R-S, výstup ktorého je vyvedený na svorku prvej výstupnej veličiny azároveň připojený na prvý vstup multiplexeru, ktorého výstup je spStne přivedený na druhývstup druhého a tretieho hradla NAND.
Svorka druhej vstupnej veličiny je zapojená na prvý vstup tretieho hradla NAND, ktoréhovýstup je zapojený na vstup druhého klopného obvodu R-S, ktorého výstup je vyvedený na svorkudruhej výstupnej veličiny a zároveň připojený na druhý vstup multiplexeru.
Tretie vstupy druhého a tretieho hradla sú vyvedené na svorky pre možnost zablokovaniapríslušnej vstupnej veličiny. Multiplexer má vyvedený vstup na svorku pre možnost zablokovaniamultiplexeru.
Využitie vynálezu prináša odstránenie časovej náročnosti pri identifikácii poruchy azníženie prestojov technologických zariadení.
Na priloženom výkrese je schéma zapojenia jedného bloku zachytávača impulzov BOS. Polo-vica zapojenia je pre zachytenie změny napSťovej úrovně prvej vstupnej veličiny z úrovnělog. Η (1) na úroveň log. L (o) a druhá polovica pre zachytenie změny napSťovej úrovně druhejvstupnej veličiny z úrovně log. L na úroveň log. H. Výstupné veličiny sú použité pre signa-lizáciu.
Na výkrese svorka 2 prvej vstupnej veličiny je zapojená cez prvé hradlo 10 NAND na prvývstup druhého hradla 11 NAND. Svorka 4 druhej vstupnej veličiny je zapojená priamo na prvývstup tríetieho hradla 12 NAND. Výstup druhého hradla Jll NAND je zapojený na vstup prvéhoklopného obvodu 13 R-S a výstup tretieho hradla 12 NAND je zapojený na vstup druhého klopnéhoobvodu 14 R-S. výstup prvého klopného obvodu 13 R-S je vyvedený na svorku 6 prvej výstupnejveličiny a zároveň připojený na prvý vstup multiplexeru 15. Výstup druhého klopného obvodu14 R-S je vyvedený na svorku Éi druhej výstupnej veličiny a zároveň připojený na druhý vstupmultiplexeru 15. Výstup multiplexeru 15 je spojený s druhými vstupmi druhého a tretieho hrad-la 11, 12*NAND. Třetí vstup druhého hradla 11 NAND je vyvedený na svorku 2 blokačného vstupuprvej vstupnej veličiny. Třetí vstup tretieho hradla 12 NAND je vyvedený na svorku 5 blokač-ného vstupu druhej vstupnej veličiny. Svorka J_ je spojená s blokačným vstupom multiplexeru25. Nastavovacie vstupy klopných obvodov 13, 14 R-S sú vyvedené na svorku _3.
Připojením svoriek 2 a A na meracie body resp. v. nepoužitého vstupu jeho zablokováním(tzv. připojením blokovacích svoriek 2_ resp. 2 na úroveň log. L) a nastavením klopných obvo-dov 13, 14 R-S na svorke 3 je blok připravený k činnosti. Na svorkách 6a 2 výstupných veli-čin je napatová úroveň log. L. Výstupné veličiny sú zároveň připojené na prvý a druhý vstupmultiplexeru 15, ktorého výstup má v tomto případe úroveň log. H. Pri zmene napStovej úrovněprvej vstupnej veličiny na svorke 2 7 úrovně log. H na úroveň log. L, druhé hradlo 11 NAND

Claims (2)

  1. 3 264805 změnou svojho výstupu překlopí prvý klopný obvod 13 R-S a prvá výstupná veličina na svorke6 změní svoju úroveň log. H a zároveň sa změní úroveň výstupu multiplexeru 15 na úroveňlog. L, čím sa zablokuji všetky ostatně vstupné veličiny, tzn. že zariadenie už nepřijímážiadnu novů informáciu. Činnost multiplexeru 15 je možné zrušit zablokováním na svorke 2 blo-kačného vstupu multiplexeru 15 - v tom případe zariadenie přijímá všetky informácie. Prizmene úrovně druhej vstupnej veličiny na svorke z úrovně log. L na úroveň log. H, tretiehradlo 12 NAND změnou svojho výstupu překlopí druhý klopný obvod l_í R-s a druhá výstupnáveličina na svorke jí změní úroveň na úroveň log. H a zároveň sa změní úroveň výstupu multi-plexeru 15 na úroveň log. L. Predmet riešenia sa dá využit vo všetkých ovládacích systémoch tvořených polovodičovoulogikou TTL. PREDMET VYNÁLEZU
    1, Zachytávač impulzov BOS, vyznačujúci sa tým, že svorka (1) prvej vstupnej veličinyje připojená na oba vstupy prvého hradla (10) NAND, ktorého výstup je připojený na prvývstup druhého hradla (11) NAND, ktorého výstup je připojený na vstup prvého klopného obvodu(13) R-S, výstup ktorého je vyvedený na svorku (6) prvej výstupnej veličiny a zároveň jepřipojený na ^>rvý vstup multiplexeru (15), ktorého výstup je spStne zapojený na druhé vstupy,druhého a tretieho hradla (11, 12). NAND, pričom svorka (4) druhej vstupnej veličiny je připo-jená na prvý vstup tretieho hradla (12) NAND, ktorého výstup je připojený na vstup druhéhoklopného obvodu (14) R-S, výstup ktorého je vyvedený na svorku (8) druhej výstupnej veličinya zároveň je připojený na druhý vstup multiplexeru (15).
  2. 2. Zachytávač impulzov BOS podlá bodu 1, vyznačujúci sa tým, že svorka (2) blokovacíehovstupu prvej vstupnej veličiny je připojená na třetí vstup druhého hradla (11) NAND, svorka(5) blokovacieho vstupu druhej vstupnej veličiny je připojená na třetí vstup tretieho hradla(12) NAND a svorka (7) blokovacieho vstupu multiplexeru je zapojená na blokovací vstup multi-plexeru (15) . 1 výkres
CS862027A 1986-03-24 1986-03-24 Pulse catcher bos CS264805B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS862027A CS264805B1 (en) 1986-03-24 1986-03-24 Pulse catcher bos

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS862027A CS264805B1 (en) 1986-03-24 1986-03-24 Pulse catcher bos

Publications (2)

Publication Number Publication Date
CS202786A1 CS202786A1 (en) 1988-12-15
CS264805B1 true CS264805B1 (en) 1989-09-12

Family

ID=5356165

Family Applications (1)

Application Number Title Priority Date Filing Date
CS862027A CS264805B1 (en) 1986-03-24 1986-03-24 Pulse catcher bos

Country Status (1)

Country Link
CS (1) CS264805B1 (cs)

Also Published As

Publication number Publication date
CS202786A1 (en) 1988-12-15

Similar Documents

Publication Publication Date Title
US4031463A (en) Power brown-out detector
US4260907A (en) Power-on-reset circuit with power fail detection
US3290490A (en) Method and apparatus for obtaining traffic flow velocity data
US3668674A (en) Method and arrangement for testing of visibility measuring arrangements
PL161319B1 (pl) Urzadzenie do wykrywania bledu miernika PL
CS264805B1 (en) Pulse catcher bos
US3639894A (en) Apparatus for detecting traffic information
GB1246765A (en) Solenoid error checking apparatus
ATE8173T1 (de) Ueberwachungsvorrichtung fuer ein leitungssystem.
SU1700501A2 (ru) Пробник дл проверки цепей логических устройств
SU1180985A1 (ru) Устройство дл контрол микросхем пам ти
SU1497742A2 (ru) Устройство дл подсчета числа импульсов
SU1401579A1 (ru) Формирователь импульсов
SU1208555A1 (ru) Устройство дл контрол интегральных схем
SU868764A1 (ru) Устройство дл контрол логических узлов
SU1005061A1 (ru) Устройство дл контрол цифровых узлов
SU1190312A1 (ru) Устройство автоматического контрол монтажа с радиоэлементами
SU1130745A1 (ru) Фотодатчик
SU1533930A1 (ru) Рельсова цепь переменного тока
RU2028643C1 (ru) Устройство для контроля цифровых блоков
SU1368218A1 (ru) Приемник дл рельсовой цепи
SU506762A1 (ru) Многоточечна система дл автоматического контрол температуры
CS200355B1 (cs) Vyhodnocovací obvod pro zkousení pamětí
RU1354989C (ru) Устройство для контроля цифровых узлов
SU1287265A1 (ru) Устройство дл контрол периода импульсной последовательности