CS255366B1

CS255366B1 - Involvement for dynamic memory recovery refresh management

Info

Publication number: CS255366B1
Application number: CS434485A
Authority: CS
Inventors: Jozef Kosiba
Original assignee: Jozef Kosiba
Priority date: 1985-06-14
Filing date: 1985-06-14
Publication date: 1988-03-15

Abstract

Zapojenie je určené pre riadenie obnovovania informácie v takej dynamickej operačnej RWM pamati mikropočítača, do ktorej má přístup len mikropočítač. Zapojenie přitom riadi aj přístup mikropočítača do tejto pamati. Zapojenie pozostáva z čítača a automatu, pričom čítač dělí základný kmitočet mikropočítača a je synchronizovaný signálom mikropočítača, generovaným pri každom strojovom cykle. V časoch, kedy mikropočítač nevykonává pamaťové cykly, generuje automat na základe výstupov čí tača signály potřebné k vykonaniu obnovovania informácie. Na základe požiadaviek mikropočítača generuje automat signály potřebné k vykonaniu čítania alebo zápisu. Obnovovanie informácie nevyžaduje vkladanie WAIT stavov mikropočítačů a pracuje aj keď je mikropočítač v stave WAIT alebo HALT.The circuit is intended for controlling the information refresh in such a dynamic operational RWM memory of a microcomputer, to which only the microcomputer has access. The circuit also controls the access of the microcomputer to this memory. The circuit consists of a counter and an automaton, while the counter divides the basic frequency of the microcomputer and is synchronized with the microcomputer signal generated at each machine cycle. At times when the microcomputer does not perform memory cycles, the automaton generates, based on the outputs of the counter, the signals necessary for performing information refresh. Based on the requirements of the microcomputer, the automaton generates the signals necessary for performing reading or writing. Information refresh does not require the insertion of WAIT states of the microcomputers and works even when the microcomputer is in the WAIT or HALT state.

Description

Vynález sa týká zapojenia pre riadenie obnovovania informácie dynamickej památi· mikropočítača, do ktorej má přístup len mikropočítač. Zapojenie tiež riadi přístup mikropočítača do dynamickej památi.The invention relates to a circuit for controlling the recovery of information of a dynamic memory of a microcomputer to which only the microcomputer has access. The connection also controls the access of the microcomputer to the dynamic memory.

Medzi dynamickú operačnň pamať a mikropočítač je potřebné zapojit’ obvod adresácie, ktorý pozostáva z čítača a prepínača. Přepínač přepíná na adresné vstupy dynamickej památi pri přístupe mikropočítača časti adresy generovanej mikropočítačem a pri obnovovaní informácie výstupy čítača. Zapojenie pre riadenie obnovovania informácie dynamickej památi musí pri přístupe mikropočítača generovat' signály RAS a CAS pre zápis časti adresy do dynamickej památi a signál ROW pre obvod adresácie. Pri obnovovaní informácie musí generovat aspoň signál RAS pre dynamickú pamať, ďalej signál REF pre přepínač obvodu adresácie a signál COUNT pre modifikáciu čítača obvodu adresácie. Obnovovanie informácie sa musí vykonávat' tak často, aby sa za 2 milisekundy vystriedali na adresných vstupoch dynamickej památi všetky kombinácie.An addressing circuit consisting of a reader and a switch must be connected between the dynamic memory and the microcomputer. The switch switches to the address inputs of the dynamic memory when the microcomputer accesses a portion of the address generated by the microcomputer and when refreshing the information the counter outputs. The connection for controlling the recovery of the dynamic memory information must generate RAS and CAS signals for writing part of the address to the dynamic memory and an ROW signal for the addressing circuit when the microcomputer is accessed. When recovering information, it must generate at least a RAS signal for dynamic memory, a REF signal for the addressing circuit switch, and a COUNT signal for modifying the addressing circuit counter. The information must be refreshed so often that all combinations are replaced on the address inputs of the dynamic memory in 2 milliseconds.

Doterajšie zapojenia pre riadenie obnovovania informácie dynamickej pamati sú zapojené tak, že potřebná funkcia je zabezpečená automatom a čítačom, pričom čítač generuje periodicky požiadavky na obnovovanie informácie a mikropočítač generuje nepravidelné požiadavky na přístup do pamati. Automat generuje podl'a týchto požiadaviek signály RAS a CAS pre dynamickú pamať a signály ROW, REF a COVNT pre obvod adresácie. Nevýhodou takýchto zapojení je, že požiadavky sú navzájom asynchronně a automat musí riešiť případy keď prebieha obnovovanie informácie a mikropočítač žiada přístup do památi vkládáním W⁷AIT stavov. Tým sa spomaTuje činnost mikropočítača a tiež sa zvyšujú nároky na obvodové riešenie.The prior art connections for managing the recovery of dynamic memory information are wired such that the necessary function is provided by the controller and the counter, the counter generating periodically requests for information recovery, and the microcomputer generating irregular memory access requests. According to these requirements, the controller generates the RAS and CAS signals for the dynamic memory and the ROW, REF and COVNT signals for the addressing circuit. The disadvantage of such wiring is that the requests are asynchronous with each other and the controller must deal with cases when information is being refreshed and the microcomputer requests access to memory by inserting W ⁷ AIT states. This slows down the operation of the microcomputer and also increases the demands on the circuit solution.

Iné sposoby riešenia obnovovania informácie vychádzajú z použitia takých mikroprocesorov, ktoré v časoch kedy nevykonávajú zbernicové cykly generujú adresu pre obnovenie informácie a tiež signály informujúce dynamickú pamať o tom, že sa bude vykonávat cyklus obnovovania informácie. Takéto riešenia obyčajne nevyžaduji! žladne přídavné obvody pre zabezpečenie obnovovania informácie. Nezabezpečia však spofahlivé obnovovanie informácie v stavoch WAIT dlhších ako 100 milisekúnd, ktoré sa můžu vyskytnúť napr. pri vývoji alebo diagnostike. Hlavnou ich nevýhodou je však závislost na dostupnosti takýchto mikroprocesorov.Other information recovery solutions are based on the use of such microprocessors that, at times when they do not perform bus cycles, generate an information recovery address as well as signals informing the dynamic memory that the information recovery cycle will be performed. I usually do not require such solutions! additional cooling circuitry to ensure information recovery. However, they do not ensure reliable recovery of information in WAIT states longer than 100 milliseconds, which may occur, for example. in development or diagnosis. However, their main disadvantage is the dependence on the availability of such microprocessors.

Vyššie uvedené nedostatky odstraňuje zapojenie podfa vynálezu vyznačujúceho sa tým, že pozostáva z čítača, na ktorý je připojený základný synchronizačný kmitočet mikropočítača pre delenie a signál, generovaný mikropočítačom v každom strojovom cykle, pre prednastavenie čítača a z automatu, na ktorý sú připojený výstupy čítača pre určenie stavov čítača, v ktorých mikropočítač nevykonává přístupy do dynamickej památi a signály mikropočítača pre určenie požiadavky mikropočítača na přístup do dynamickej památi a z ktorého sú vedené signály na obvod adresácie a na dynamickú pamať pre vykonanie obnovenia informácie a signály na obvod adresácie a dynamickú pamať pre vykonanie přístupu mikropočítača do dynamickej památi.The above drawbacks eliminate the circuitry according to the invention, characterized in that it consists of a counter to which the basic synchronization frequency of the microcomputer for splitting and the signal generated by the microcomputer in each machine cycle is connected, for presetting the counter and the controller to which the counter outputs are determined. counter states in which the microcomputer does not access dynamic memory and microcomputer signals to determine the microcomputer's request for access to the dynamic memory and from which the addressing circuit and dynamic memory for performing information recovery and the addressing circuit and dynamic memory for executing access are routed microcomputer into dynamic memory.

Hlavně výhody zapojenia potila vynálezu spočívajú v tom, že pri zachovaní nezávislosti obnovovania informácie na činnosti mikropočítača sa odstránením WAIT stavov urýchli činnost mikropočítača a že sa zjednoduší obvodové riešenie automatu zrušením nutnosti riešiť asynchrónne požiadavky na činnost památi.In particular, the advantages of engaging the present invention are that, while maintaining the independence of information recovery from microcomputer operation, removing WAIT states speeds up microcomputer operation and simplifies the circuitry of the controller by eliminating the need to address asynchronous memory activity requirements.

Na výkrese je příklad konkrétncj realizácie výnálezu.The drawing is an example of a specific embodiment of the invention.

Zapojenie pre riadenie obnovovania informácie dynamických památi podfa výkresu je tvořené Čítačom 1 a automatom 2. Na čítač 1 sú přivedené signály 10 a 11 mikropočítača 14. Výstupy 15 čítača 1 sú vedené na automat 2. Na automat 2 sú tiež přivedené signály 12 a 13 mikropočítača 14. Z automatu 2 sú vedené signály 6, 7 a 8 na obvod adresácie 9 a signály 3 a 4 na dynamickú pamať 5.The circuit for controlling the recovery of dynamic memory information according to the drawing is formed by the counter 1 and the machine 2. The counter 1 receives the signals 10 and 11 of the microcomputer 14. The outputs 15 of the counter 1 are connected to the machine 2. 14. From the controller 2, the signals 6, 7 and 8 are routed to the address circuit 9 and the signals 3 and 4 to the dynamic memory 5.

V každom strojovom cykle aktivuje mikropočítač 14 signál 11, ktorý prednastavuje čítač 1, deliaci základný synchronizačný kmitočet 10 mikropočítača 14. Ak mikropočítač 14 přistupuje do dynamickej památi 5, aktivuje signál 12 indikujúci přístup do pamati a signál 13 indikujúci adresovanie dynamickej památi 5, takže automat 2 aktivuje postupné signál 3, ktorým sa zapisuje prvá časť adresy do dynamickej památi, signál 8, ktorý přepíná adresu na vstupoch dynamickej pamati 5 a signál 4, ktorým sa zapisuje druhá časť adresy do dynamickej památi 5. V dynamickej pamati 5 sa na základe týchto signálov vykoná čitanie alebo zápis. Ak mikropočítač 14 nepřistupuje do dynamickej památi počas strojového cyklu, teda ak přistupuje do inej časti svojho adresného priestoru, neaktivuje jeden zo signálov 12 a 13, takže automat 2 neaktivuje signály 3, 8 a 4 a čitanie ani zápis dynamickej památi 5 sa nevykoná.In each machine cycle, the microcomputer 14 activates the signal 11 presetting the counter 1, dividing the basic synchronization frequency 10 of the microcomputer 14. If the microcomputer 14 accesses the dynamic memory 5, it activates the memory access signal 12 and the dynamic memory addressing signal 13 so that 2 activates the progressive signal 3, which writes the first part of the address to the dynamic memory, the signal 8, which switches the address at the inputs of the dynamic memory 5, and the signal 4, which writes the second part of the address to the dynamic memory 5. signals read or write. If the microcomputer 14 does not access the dynamic memory during the machine cycle, that is, if it accesses another part of its address space, it does not activate one of the signals 12 and 13 so that the controller 2 does not activate the signals 3, 8 and 4 and read or write the dynamic memory 5.

V čase medzi skončením přístupu mikropočítača 14 do svojho adresného priestoru a aktivováním signálu 11 prechádza čítač 1 skupinou stavov, ktoré sú indikované výstupmi 15 čítača 1. Počas týchto stavov nemůže mikropočítač 14 přistupovat' do dynamickej památi 5. Na základe výstupov 15 aktivuje automat 2 v týchto stavoch postupné signál 6, ktorým sa nastavujú na adresné vstupy dynamickej pamati 5 výstupy čítača obvodu adresácie 9, signál 3, ktorým sa zapisujú tieto výstupy do dynamickej památi 5 a signál 7, ktorým sa modifikujú vý25 5 5 stupy čítača obvodu adresácie 9. Na základe týchto signálov sa v dynamickej paměti 5 obnoví část informácie, daná adresou na jej vstupoch. Tiež sa zabezpečí, že pri ďalšom obnovovaní informácie bude na vstupoch dynamickej pamati 5 iná adresa.In the time between the end of the access of the microcomputer 14 to its address space and the activation of the signal 11, the counter 1 passes through a group of states indicated by the outputs 15 of the counter 1. During these states the microcomputer 14 cannot access the dynamic memory. In these states, the progressive signal 6, which adjusts the outputs of the address circuit counter 9 to the address inputs of the dynamic memory 5, the signal 3 that writes these outputs to the dynamic memory 5, and the signal 7, which modifies the output stages of the address circuit 9. based on these signals, part of the information given by the address at its inputs is restored in the dynamic memory 5. It is also ensured that when the information is further refreshed there will be a different address at the inputs of the dynamic memory 5.

Ak přejde mikropočítač 14 do stavu WAIT alebo HALT, přestane byť aktivovaný signál 11. Čítač 1 však naďalej dělí signál 10, takže aj naďalej bude prechádzať stavmi, v ktorých nemůže mikropočítač 14 přistupovat do dynamickej pamati 5. Automat 2 bude teda na základe výstupov 15 aj naďalej aktivovat signály 6, 3 a 7, takže v dyna6 6 mickej pamati 5 sa bude aj naďalej obnovovat informácia.If the microcomputer 14 enters a WAIT or HALT state, the signal 11 stops being activated. However, the counter 1 continues to divide the signal 10 so that it will continue to go through states in which the microcomputer 14 cannot access dynamic memory 5. continue to activate the signals 6, 3 and 7, so that in the memory 6 of the memory 5 the information will continue to be refreshed.

Zapojenie podlá vynálezu je vhodné pre využitie na riadenie obnovovania informácie v dynamickej operačnej pamati a na riadenie přístupu do tejto pamati v každom mikropočítači, kde má přístup do tejto pamati len mikropočítač. Zvlášť je vhodné u takých mikropočítačov, kde sa vyžaduje vysoká rýchlosť mikropočítača a kde sa předpokládá, že z testovacích alebo iných dovodov bude mikropočítač zotrvávať v stave WAIT alebo HALT.The circuitry of the present invention is suitable for use in controlling recovery of information in a dynamic operating memory and controlling access thereto in each microcomputer where only the microcomputer has access to that memory. It is particularly suitable for those microcomputers where a high speed microcomputer is required and where the test or other leads are expected to remain in the WAIT or HALT state.

Claims

A circuit for controlling the recovery of dynamic memory information, characterized in that it consists of a counter [1] to which the output of the basic synchronization frequency (10) of the microcomputer (14) for splitting and the signal output (11) generated by the microcomputer (14) is connected. cycles, for presetting the counter (1) and from the controller (2) to which the outputs (15) of the counter (1) are connected to determine the states of the counter (1) in which the microcomputer (14) does not access dynamic memory (5) and signal outputs (12) and (13) of the microcomputer (14) for determining the microcomputer (14) request for access to the dynamic memory (5) and from which the signal outputs (6) and (7) are routed to the addressing circuit (9) and signal output (3) a dynamic memory (5) for performing information recovery and outputting a signal (8j to the addressing circuit (9), and outputs the signals (3) and (4) to a dynamic memory (5) for performing microcomputer access (14) d on dynamic memory (5).

1 sheet of drawings