CS254895B1 - Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru - Google Patents
Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru Download PDFInfo
- Publication number
- CS254895B1 CS254895B1 CS862374A CS237486A CS254895B1 CS 254895 B1 CS254895 B1 CS 254895B1 CS 862374 A CS862374 A CS 862374A CS 237486 A CS237486 A CS 237486A CS 254895 B1 CS254895 B1 CS 254895B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- display unit
- frequency
- circuit
- Prior art date
Links
Landscapes
- Investigating Or Analysing Biological Materials (AREA)
Abstract
Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatografického analyzátoru je tvořeno dvěma stavovými pamětmi, ve kterých je uložena informace o stavu sítového kmitočtu a kmitočtu z čítače zobrazovací jednotky. Informace o obsahu pamětí je zavedena do regulačního obvodu, který na podkladě těchto informací řídí oscilátor zobrazovací jednotky chromatografického analyzátoru. Stavové paměti jsou nulovány porovnávacím obvodem vždy, když dojde ke shodě obsahů obou stavových pamětí.
Description
Vynález se týká zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatografického analyzátoru.
Při použití neřízeného oscilátoru s pevně nastaveným kmitočtem v zobrazovací jednotce chromatografického analyzátoru dochází vlivem kolísání sítového kmitočtu k vlnění obrazu na stínítku obrazovky, a tím se zhoršuje čitelnost dat z obrazovky zobrazovací jednotky.
Uvedené nedostatky odstraňuje zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky podle vynálezu, jehož podstata spočívá v tom, že na vstup tvarovacího obvodu je napojen sítový kmitočet a výstup tvarovacího obvodu je spojen s datovým vstupem první stavové paměti. Výstup první stavové paměti je připojen na první vstup porovnávacího obvodu a jeho nulovaci výstup je připojen na nulovaci vstup první stavové paměti a zároveň na nulovaci vstup druhé stavové paměti. Výstup druhé stavové paměti je spojen s druhým vstupem porovnávacího obvodu. Inverzní výstup první stavové paměti je připojen na první vstup regulačního obvodu, jehož akční výstup je připojen na vstup oscilátoru zobrazovací jednotky a jeho výstup je připojen na datový vstup druhé stavové paměti, jejíž inverzní výstup je spojen se vstupem regulačního obvodu.
Výhodou tohoto zapojení je, že umožňuje řízení kmitočtu oscilátoru zobrazovací jednotky chromatografického analyzátoru v rozsahu, který odpovídá rozsahu změny sítového kmitočtu. Zapojení přispívá ke zlepšení čitelnosti informací z obrazovky zobrazovací jednotky chromatograf ického analyzátoru.
Příklad zapojení podle vynálezu je znázorněn na připojeném výkresu.
Tvarovací obvod 1. převádí sinusový signál o sítové frekvenci na pravoúhlý, vhodný pro zpracování ňásledujícími obvody. Stavová pamět 2 je klopný obvod, který zachycuje informaci o stavu sítové frekvence. Stavová pamět 2 je klopný obvod, který zachycuje informace o výstupní frekvenci z čítače zobrazovací jednotky 7_. Porovnávací obvod 4 porovnává stavy obou stavových pamětí 2 a 2 a při shodě jejích obsahů tyto stavové paměti nuluje. Regulační obvod j> ovládá na základě informací ze stavových pamětí 2 a 2 oscilátor zobrazovací jednotky <6. Oscilátor zobrazovací jednotky 6_ je napětově řízený oscilátor ovládaný regulačním obvodem 2· Čítač zobrazovací jednotky 7_ dělí výstupní frekvenci oscilátoru zobrazovací jednotky na potřebné frekvence pro řízení zobrazovací jednotky chromatografického analyzátoru.
Funkce zapojení podle vynálezu je následující:
Ve stavové paměti 2 se zachytí informace o stavu sítového kmitočtu, který je upraven tvarovacím obvodem 2· Regulační obvod zvětšuje kmitočet oscilátoru zobrazovací jednotky 6. do té doby, než čítač zobrazovací jednotky 7_ nastaví stavovou pamět 2· Okamžik shody obsahu obou stavových paměti 2 a 2 vyhodnotí porovnávací obvod 4. a svým výstupem vynuluje obě stavové pamětí 2 a 2·
V případě, že kmitočet z čítače zobrazovací jednotky 7_ Ďe vyšší, než sítový kmitočet, ovládá regulační obvod 2 nejprve stavová pamět 2 a regulační obvod 2 kmitočet oscilátoru zobrazovací jednotky 2 snižuje opět do dosažení shody obsahů obou stavových pamětí 2 a Z·
Tím je udržován kmitočet oscilátoru zobrazovací jednotky 2 tak, aby sítový kmitočet na vstupu tvarovacího obvodu 2 a kmitočet na výstupu čítače zobrazovací jednotky 7_ byly shodné.
Zapojení podle vynálezu se využije při řízení kmitočtu oscilátoru zobrazovací jednotky chromatografického analyzátoru. Využitím zapojení dle vynálezu odpadají různá elektromagnetic ká stínění v okolí zobrazovací jednotky a zlepší se čitelnost informací na obrazovce zobrazovací jednotky.
Claims (1)
- PREDMET VYNALEZUZapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatografického analyzátoru vyznačené tím, že na vstup (11) tvarovacího obvodu (1) je připojena svorka se sítovým kmitočtem a výstup (12) tvarovacího obvodu (1) je spojen s datovým vstupem (21) první stavové paměti (2), jejíž výstup (22) je připojen na první vstup (41) porovnávacího obvodu (4), jehož nulovací výstup (43) je připojen na nulovací vstup (24) první stavové paměti (2) a zároveň na nulovací vstup (32) druhé stavové paměti (3), jejíž výstup (33) je spojen s druhým vstupem (42) porovnávacího obvodu (4) a inverzní výstup (23) stavové paměti (2) je připojen na první vstup (51) regulačního obvodu (5), jehož akční výstup (53) je připojen na vstup (61) oscilátoru zobrazovací jednotky (6), a jeho výstup (62) je připojen na vstup (71) čítače (7), jehož výstup (72) je spojen s datovým vstupem (31) stavové paměti (3) , jejíž inverzní výstup (34) je spojen se vstupem (52) regulačního obvodu (5).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS862374A CS254895B1 (cs) | 1986-04-03 | 1986-04-03 | Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS862374A CS254895B1 (cs) | 1986-04-03 | 1986-04-03 | Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS237486A1 CS237486A1 (en) | 1987-03-12 |
| CS254895B1 true CS254895B1 (cs) | 1988-02-15 |
Family
ID=5360715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS862374A CS254895B1 (cs) | 1986-04-03 | 1986-04-03 | Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS254895B1 (cs) |
-
1986
- 1986-04-03 CS CS862374A patent/CS254895B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS237486A1 (en) | 1987-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5084685A (en) | Microcomputer having an integrated RC oscillator with programmable frequency | |
| US5564042A (en) | Asynchronous clock switching between first and second clocks by extending phase of current clock and switching after a predetermined time and appropriated transitions | |
| US5448597A (en) | Clock signal switching circuit | |
| CS254895B1 (cs) | Zapojení pro řízení kmitočtu oscilátoru zobrazovací jednotky chromatogrefického analyzátoru | |
| JPH0746400B2 (ja) | 共通母線マルチノード・センサ装置を含んだ原子力プラント | |
| US5038059A (en) | Status register with asynchronous set and reset signals | |
| US4546350A (en) | Display apparatus | |
| EP0334426B1 (en) | Triggering system and osciloscope equipped with a triggering system | |
| KR910010229B1 (ko) | 화상 데이타의 축소회로 | |
| JPH04373002A (ja) | プログラマブルコントローラ | |
| JP2867480B2 (ja) | メモリ切替回路 | |
| KR0125149Y1 (ko) | 전자교환기의 후크상태 탐지선 공유회로 | |
| KR910005825B1 (ko) | 마이크로 프로세서 제어 시스템을 이용한 팩시밀리용 화상 데이타의 확대회로 | |
| KR100248037B1 (ko) | 실시간구현영상신호 히스토그램 발생회로 및 그의 방법 | |
| KR930007014B1 (ko) | 동기 및 비동기 혼용방식의 메모리 액세스에서 대기상태 처리회로 | |
| JPH0377406A (ja) | 発振制御回路 | |
| KR920004415B1 (ko) | 데이타 전송회로 및 방법 | |
| JP3070627B2 (ja) | Cpuリセット回路 | |
| JP3388033B2 (ja) | 表示制御装置 | |
| KR950010903B1 (ko) | 스탠다드 비동기 콘트롤러를 이용한 미디장치와 미디 제어방법 | |
| KR930002026Y1 (ko) | 주변장치의 프로그램을 위한 리세트회로 | |
| JP2001186005A (ja) | 半導体装置 | |
| JPH02148312A (ja) | マイクロコンピュータ | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JPS6169245A (ja) | 送信周波数切換装置 |