CS254232B1 - Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení - Google Patents
Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení Download PDFInfo
- Publication number
- CS254232B1 CS254232B1 CS862610A CS261086A CS254232B1 CS 254232 B1 CS254232 B1 CS 254232B1 CS 862610 A CS862610 A CS 862610A CS 261086 A CS261086 A CS 261086A CS 254232 B1 CS254232 B1 CS 254232B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- flop
- flip
- decoder
- triggered
- input
- Prior art date
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Riešenie sa týká jednoduchého spósobu generovania štyroch fáz riadiaceho napátia pre uiplné umipolárne riadenie tranzistorového reverzačného meniča v mostíkovom zapojení s odlahčovacími obvodmi pre minimalizáciu spínacích strát, ktoré zaručuje linearizáciu nespojitostí v statických závislostiach reeulačných charakteristik, rozšiřuje pásmo· riaditeTnosti fázových posunutí jednotlivých riadiacich napatí meniča. Pozostáva z troch monostabilných preklápacích obvodov, bistabilného preklápacieho obvodu a dekodéra, ktorého pravdivostná tabulka je definovaná štyrmi rovnicami pre každú orientáciu napátia na záťaži. Riadiacimi signálmi sú šírkovo modulovaný logický signál a logický signál definujúci orientáciu napátia ina záťaži.
Description
•Vynález sa týká zapojenia pre riadenie reverzačného impulzového meniča v mostíkovom zapojení, ktoré rieši jednoduchý sposob generovania štyroch fáz riadiaceho napatia pre úplné unipolárne riadenie tranzistorového reverzačného meniča zaručuje linearizáciu nespojitostí v statických závislostlach regulačných charakteristik.
V regulačnej technike elektrických pohonov je známe zapojenie unipolármeho· riadenia 4-kvadrantového reverzačného meniča, ktoré umožňuje na polovicu znížiť frekvenciu spínania výkonových tranzistorov meniča voči frekvemcii zvlnenia prúdu v záťaži. Oproti klasickému bipolárnemu a bipolárnemu potlačenému riadeniu sa dosahuje polovičně zvlnenie prúdu a zvýšenie účinnosti. Principiálně sú logické úrovně riadiacich fáz vodivej vetvy symetrické a voči sebe posunuté o π/2, pričom doba súčasného zopnutia oboch tranzistorov tejto vetvy je daná dobou prekrytia týchto fáz. Logické úrovně riadiacich fáz nevodívej vetvy sú voči susedným fázam v jednotlivých mostech navzájom invertované, pričom sa beru do úvahy ochranné doby, ktoré zabraňuj ú súčasnéxnu zopnutiu tranzistorov v danorn moste.
Takéto unipolárne riadenie ale neakceptuje tú skutočnosť, že v klasickom zapojení meniča s odřahčovacíini RLCD obvodmi pre v.ypínanie a zopínanie výkonových tranzistorov, tečie cez RL záťaž v ich důsledku aj počas ochrannej doby prúd, ktorý spůsobuje nespojitosf statických charakteristik v okolí nulovej striedy riadiaceho šírkovo modulovaného signálu. Takto vzniká na statických charakteristikách sústav-y tranzistorový měnič — odporovo indukčná záťaž meriaditefná oblast' prúdov, ktorej šířka je úměrná dvojnásobku poměru ochrannej doby k celkovému taktu meniča.
Tieto nedostatky v prevážnej miere odstraňuje zapojenie umipolárneho riadenia reverzačného impulzového meniča podfa vynálezu, pozostávajúceho z troch momostabilných preklápacích obvodov, bistabilného preklápacieho obvodu a dekodéra.
Jeho podstata spočívá v tom, že vstupný šírkovo modulovaný riadiaci signál je připojený na bistabilný preklápací obvod, ďalej na monostabilný preklápací obvod spúšťamý nábežnou hranou,' na monostabilný preklápací obvod spúšťaný dobehovou hranou a tiež na vstup dekodéra. Vstupný logický signál definujúci směr napátia na záťaži je připojený na vstup monostabilného preklápacieho obvodu spúšťaného pri každej zmene vstupného signálu a tiež je připojený na vstup dekodéra.
Výstupy uvedených troch monostabilných preklápacích obvodov, bistabilného preklápacieho obvodu, spolu so vstupným šírkovo modulovaným signálom a logickým signálem definujúcim směr napatia na záťaži, tvoria vstupnú premertnú v paralelnom kóde na vstupe dekodéra. Výstupom dekodéra sú štyri logické signály definujúce riadiace fázy meniča.
Výhodou tohoto zapojenia je to, že sa rozšiřuje pásmo· riaditelnosti fázových posunutí jednotlivých riadiacich napatí reverzačného meniča v mostíkovom zapojení smerom do oblasti ochrannej doby, bez ovplyvnenia bezpečnosti spínania. Rozšírenie riaditefnosti je v tomto zapojení dosiahnuté vhodným spůsobom odvádzania náběžných a dobehových hrán jednotlivých fáz riadiacich napatí meniča, pomocou generovania přídavných signálov· pre dekodér fáz riadiacich napátí.
Rozšířením pásma riaditelnosti meniča sa docieli spojitost riadenia v· oblastiach nulovej striedy šírkovo modulovaného signálu, čo má priaznivý vplyv na priebeh statických závislostí meniča, ako je napr. funkčná závislost strednej hodnoty prúdu od striedy, pri činnosti s RL záťažou. Charakteristiky sú spojité, bez nelinearít typu relé, čím sa výrazné zlepšia regulačně charakteristiky meniča a je ho možné použit aj pře servosystémy s najnárečnejšími požiadavkami na vlastnosti regulácie.
Na pripojenom obrázku 1 je bloková schéma zapojenia riadenia reverzačného impulzového meniča. Na obrázku 2 je bloková schéma meniča s označením jednotlivých riadiacich fáz.
Svorka B vstupného šírkovo modulovaného logického riadiacieho signálu G je připojená na vstup náběhovou hranou spúšťaného monostabilného preklápacieho· obvodu 1, ktorého výstup je připojený na adresný vstup 8 dekodéra 5. Ďalej je svorka 6 vstupného šírkovo modulovaného logického· riadiacieho signálu 6 připojené na vstup náběhovou hranou spúšťaného bistabilného preklápacieho obvodu 2, ktorého výstup je připojený na adresný vstup 9 dekodéra 5.
Svorka B vstupného šírkovo modulovaného signálu 6 je tiež připojená na adresný vstup 11 dekodéra 5, ako aj na vstup dobehovou hranou spúšťaného monostabilného preklápacieho obvodu 3, ktorého výstup je připojený na adresný vstup 10 dekodéra
5. Vstupný riadiaci logický signál směru 7 je připojený tak na adresný vstup 13 dekodéra 5, ako aj na vstup změnou logickej úrovně spúšťaného monostabilného preklápacieho· obvodu 4, ktorého výstup je připojený na adresný vstup 12 dekodéra 5. Na údajových výstupech dekodéra 5 sú logické úrovně riadiacich fáz jednotlivých spínačov meniča.
Jednotlivé bloky možno charakterizovat' takto:
Nábežnou hranou spúšťaný monostabilný preklápací obvod 1 generuje pomocnú premennú na závernú hranu, ktorej sú striedavo spúšťané fázy riadiacich napatí tranzistorov vodivej vetvy meniča. Šířka generovaného impulzu je rovná ochrannej době meniča.
234232
Náběžnou hranou spúšťaný bistabilný preklápací obvod 2 generuje pomocnú premennú, ktorej logická úroveň určuje striedanie súčasného zopnutia spínačov Sl, S3, resp. S.2, S4 meniča, v intervale poklesu absolútnej hodnoty prúdu záťaže, v jednotlivých takíoch meniča. Tým sa rovnoměrně rozkládajú spínacie straty na všetky spínače a dosahuje sa polovičná frekvencia spínania. výkonových tranzistorov voči frekvencii šírkovo modulovaného logického riadiaceho signálu.
Dobehovou hranou spúšťaný monostabil ný preklápací obvod 3 vytvára pomocnú premennú, ktorá zabezpečuje ochranu voči súčasnému zopnutiu výkonových tranzistorov spínačov Sl, S2, íesp. S3, S4. Sirka generovaného impulzu je rovná ochranné] době meniča.
Změnou logickéj úrovně spúšťaný nioncstabilný preklápací obvod 4 generuje pomocnú premennú, ktorá zabezpečuje ochranu voči súčasnému zopnutiu výkonových tranzistorov spínačov Sl, S2, resp. S3, S4 pri asynchrónnej požiadavke o reverzáciu. Sirka generovaného impulzu je rovná šírke ochrannej doby meniča.
Dekodér 5 realizovaný například pamaťou PROM prevádza okamžitú hodnotu kódu na vstupe na výstupný kód, ktorým sú jednoznačné určené štyri fázy riadiacich napatí. Činnost dekodéra 5 je popísaná pomocou nasledovných logických premenných: A8, A9, A10, All, A12, A13, ako adresných vstupov a D14, D15, D16, D17, ako údajových výstupov dekodéra, pričom indexovanie zodpovedá značeniu jednotlivých adresných vstupov a údajových výstupov dekodére 5. Údajové výstupy 14 a 15 riadia prvú vetvu a údajové výstupy 16 a 17 druhů vetvu meniča podfa obr. 2. Logické signály sú v pozitívnej logike. Pre žiadaný jeden směr napatia na záťaži platí:
D14 = (A8 . A9 + Áll . A9j . A12 ~
D15 = (Á8\Á9 +All. A9j .Á12 _
D16 = (A8 · A9 + All. A9 j . A8 . AID . ΑΪ2
D17 = (A8 A9 4 A114 a9) . A8 . A10 . AÍ2
Pre druhý směr napatia na záťaži platí:
D14 ~ (A8~.A9j^AUL· A9) . AS . AÍO . ΑΪ2
D15 = (A8 , A9 + All4 A9) . Á8 . ΑΪ0 . ΑΪ2
D16 = (Á8 . A9 + All. A9 j . Al~2
D17 = (Á8 . A9 + All. A9) . Alf
Claims (2)
- Zapojenie riadenia reverzačného impiilzového meniča. v mostíkovom zapojení pozostávajúce z náběhovou hranou spúšťaného monostabilného preklápacieho obvodu, náběhovou hranou spňšťaného bistabiiuého preklápacieho obvodu, dobehovou hranou spúšťaného monostabilného preklápacieho obvodu, změnou logickej úrovně spúšťauého monostabilného preklápacieho obvodu a dekodéra, vyznačujúce sa tým, že svorka (6) vstupného šírkovo modulovaného logického riadiaceho signálu je připojená tak na vstup náběhovou hranou spúšťaného monostabilného preklápacieho obvodu (lj, ako aj na vstup náběhovou hranou spúšfaného bistabilného preklápacieho obvodu (2), taktiež aj na vstup dobehovou hranou spúšťaného monostabilného preklápacieho obvodu (3) a na adresný vstup (lij dekodéra (5), pričom výstup náběhovou hranouV Υ Κ A I.. E Í, u spúšťaného monostabilného preklápacieho obvodu (lj je připojený na adresný vstup (3j dekodéra (5), výstup náběhovou hranou spúšťaného bistabilného preklápacieho obvodu (2) je připojený na adresný vstup (9) dekodéra (oj, výstup dobehovou hranou spúšťaného monostabilného preklápacieho obvodu (3J je připojený na adresový vstup (10) dekodéra (5), pričom svorka (7) logického· riadiaceho signálu směru je připojená tak na adresný vstup (13) dekodéra (5), ako aj na vstup změnou logickej úrovně spúšťaného monostabilného preklápacieho obvodu (4), ktorého výstup je připojený na adresný vstup (12) dekodéra (5), ktorého údajové výstupy (14, 15, 16, 17j predstavujú riadiace fázy štyroch výkonových spínačov reverzačného impulzového meniča v mostíkovom zapojení.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS862610A CS254232B1 (sk) | 1986-04-10 | 1986-04-10 | Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS862610A CS254232B1 (sk) | 1986-04-10 | 1986-04-10 | Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS261086A1 CS261086A1 (en) | 1987-05-14 |
| CS254232B1 true CS254232B1 (sk) | 1988-01-15 |
Family
ID=5363735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS862610A CS254232B1 (sk) | 1986-04-10 | 1986-04-10 | Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS254232B1 (sk) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110963307B (zh) * | 2018-09-28 | 2022-05-24 | 捷普电子(广州)有限公司 | 固持模组 |
-
1986
- 1986-04-10 CS CS862610A patent/CS254232B1/sk unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS261086A1 (en) | 1987-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0581016B1 (en) | Apparatus and method for forced sharing of switching losses of parallel connected transistors | |
| KR20010014850A (ko) | 전압원 인버터에서 dc 버스 리플 효과를 감소시키기위한 변형된 공간 벡터 펄스폭 변조 기술 | |
| KR900015427A (ko) | 전류형 인버터부를 구비한 전력변환기 | |
| US4633381A (en) | Inverter shoot-through protection circuit | |
| EP1352458B1 (en) | System and method to eliminate the dead time influence in a pwm-driven system | |
| US4361866A (en) | Power converter apparatus | |
| US4357655A (en) | Three-phase inverter | |
| CS254232B1 (sk) | Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení | |
| DE3877359D1 (de) | Verfahren zum ansteuern von drehstromverbrauchern durch sinusbewertete pulsweitenmodulation. | |
| JPS5728573A (en) | Controlling method of multiplied inverter | |
| US4941075A (en) | Timing correction for square wave inverter power poles | |
| SU1372540A1 (ru) | Способ квазинепрерывного регулировани мощности | |
| SU502462A1 (ru) | Преобразователь п сто нного тока в переменный многофазный | |
| SU873359A1 (ru) | Инвертор напр жени | |
| RU2210152C2 (ru) | Инвертор напряжения | |
| SU720650A1 (ru) | Устройство дл управлени электродвигателем посто нного тока | |
| SU535711A1 (ru) | Устройство дл управлени реверсивным широтно-импульсным преобразователем | |
| JP3131975B2 (ja) | ディジタル三相pwm波形発生装置 | |
| SU1481711A1 (ru) | Устройство дл управлени шаговым двигателем | |
| KR100266176B1 (ko) | 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로 | |
| SU780145A1 (ru) | Способ квазичастотного регулировани напр жени | |
| SU1525899A1 (ru) | Реверсивный коммутатор | |
| SU1283925A1 (ru) | Устройство дл регулировани частоты вращени асинхронного электродвигател | |
| JPH0213271A (ja) | Pam方式インバータの出力電流波形改善方法 | |
| KR970001304B1 (ko) | 전류급변방지용 인버터제어방법 |