CS254232B1 - Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení - Google Patents

Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení Download PDF

Info

Publication number
CS254232B1
CS254232B1 CS862610A CS261086A CS254232B1 CS 254232 B1 CS254232 B1 CS 254232B1 CS 862610 A CS862610 A CS 862610A CS 261086 A CS261086 A CS 261086A CS 254232 B1 CS254232 B1 CS 254232B1
Authority
CS
Czechoslovakia
Prior art keywords
flop
flip
decoder
triggered
input
Prior art date
Application number
CS862610A
Other languages
English (en)
Slovak (sk)
Other versions
CS261086A1 (en
Inventor
Frantisek Kovac
Original Assignee
Frantisek Kovac
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Frantisek Kovac filed Critical Frantisek Kovac
Priority to CS862610A priority Critical patent/CS254232B1/cs
Publication of CS261086A1 publication Critical patent/CS261086A1/cs
Publication of CS254232B1 publication Critical patent/CS254232B1/cs

Links

Landscapes

  • Inverter Devices (AREA)

Description

2S4232 3 •Vynález sa týká zapojenia ipre riadeniereverzačného impulzového meniča v mostí-kpvom zapojení, ktoré riéši jednoduchýspóson generovania šíyroch fáz riadiacehonapatia pre úplné unipolárne riadenie tran-zistorového reverzačného meniča zaručujelinearizáciu nespojitostí v statických závis-lostiach regulačných charakteristik. V regulačnej technike elektrických poho-nov je známe zapojenie unipolárneho' ria-denia 4-kvadrantového reverzačného meni-ča, ktoré umožňuje na polovicu znížiť frek-venciu spínania výkonových tranzistorovmeniča voči frekvencii zvlnenia prúdu vzáťaži. Oproti klasickému bipolárnemu abipolárnemu potlačenému riadeniu sa do-sahuje polovičně zvlnenie prúdu a zvýšeinieúčinnosti. Principiálně sú logické úrovněriadiacich fáz vodívej vetvy symetrické avoči sebe posunuté o π/2, pričom doba sú-časného zopnutla oboch tranzistorov tejtovetvy je daná dobou prekrytia týchto fáz.Logické úrovně riadiacich fáz nevodívej vet-vy sú voči susedným fázam v jednotlivýchmostech navzájom invertované, pričom saberu do úvahy ochranné doby, ktoré zabra-ňuj ú súčasnéxnu zopnutiu tranzistorov v da-norn moste.
Takétoi unipolárne riadenie ale neakcep-tuje tú skutočnosť, že v klasickom zapojenímeniča s odřahčovacíini RLCD obvodmi prev.ypínanie a zopínanie výkonových tranzis-torov, tečie cez RL záťaž v ich dósledku ajpočas ochrannej doby prúd, ktorý sposobujenespojitosf statických charakteristik v oko-lí nulovej striedy riadiaceho šírkovo modu-lovaného signálu. Takto vzniká na static-kých charakteristikách sústavy tranzistoro-vý měnič — odporovo indukčná záťaž me-riaditefná oblasť prúdov, ktorej šířka jeúměrná dvojnásobku poměru ochrannej do-by k celkovému taktu meniča.
Tieto nedostatky v prevažnej miere od-straňuje zapojenie unipolárneho riadeniareverzačného impulzového meniča podfavynálezu, pozostávajúceho z troch mono-stabilných preklápacích obvodov, bistabil-ného preklápacieho obvodu a dekodéra.
Jeho podstata spočívá v tom, že vstupnýšírkovo modulovaný riadiaci signál je při-pojený na bistabilný preklápací obvod, ďa-lej na monostabilný preklápací obvod spúš-ťamý nábežnou hranou,' na monostabilnýpreklápací obvod spúšťaný dobehovou hra-nou a tiež na vstup dekodéra. Vstupný lo-gický signál definujúci směr napatia na zá-ťaži je připojený na vstup monostabilnéhopreklápacieho obvodu spúšťaného pri kaž-dej zmene vstupného signálu a tiež je při-pojený na vstup dekodéra. Výstupy uvedených troch monostabilnýchpreklápacích obvodov, bistabilného preklá-pacieho obvodu, spolu so vstupným šírkovomodulovaným signálom a logickým signá-lom definujúcim směr napatia na záťaži,tvoria vstupnú premennú v paralelnom kó-de na vstupe dekodéra. Výstupom dekodé- ra sú štyri logické signály definujúce ria-diace fáz;y meniča. Výhodou tohoto zapojenia je to, že sa roz-šiřuje pásmo' riaditelnosti fázových posunu-tí jednotlivých riadiacich napatí reverzač-ného meniča v mostíkovom zapojení smeromdo oblasti ochrannej doby, bez ovplyvneniabezpečnosti spínania. Rozšírenie riaditefnos-ti je v tomto zapojení dosiahnuté vhodnýmspósobom odvádzania nábežných a dobeho-vých hrán jednotlivých fáz riadiacich na-patí meniča, pomocou generovania přídav-ných signálov· pre dekodér fáz riadiacichnapátí.
Rozšířením pásma riaditelnosti meničasa docieli spojitost riadenia v· oblastiachnulovej striedy šírkovo modulovaného sig-nálu, čo má priaznivý vplyv na priebehstatických závislostí meniča, ako je napr.funkčná závislost strednej hodnoty prúduod striedy, pri činnosti s RL zátažou. Cha-rakteristiky sú spojité, bez nelinearít typurelé, čím sa výrazné zlepšia regulačně cha-rakteristiky meniča a je ho možné použitaj pře servosystémy s najnáročnejšími po-žiadavkami na vlastnosti regulácie.
Na pripojemom obrázku 1 je blokováschéma zapojenia riadenia reverzačnéhoimpulzového meniča. Na obrázku 2 je blo-ková schéma meniča s označením jednotli-vých riadiacich fáz.
Svorka B vstupného šírkovo modulované-ho logického riadiacieho signálu B je při-pojená na vstup náběhovou hranou, spúšťa-ného monostabilného preklápacieho· obvo-du 1, ktorého výstup je připojený na adres-ný vstup 8 dekodéra S. Ďalej je svorka 6vstupného šírkovo modulovaného logického'riadiacieho signálu 6 připojené na vstupnáběhovou hranou spúšťaného bistabilnéhopreklápacieho obvodu 2, ktorého výstup jepřipojený na adresný vstup 9 dekodéra 5.
Svorka B vstupného šírkovo modulované-ho signálu 6 je tiež připojená na adresnývstup 11 dekodéra 5, ako aj na vstup do-behovou hranou spúšťaného monostabilné-ho preklápacieho obvodu 3, ktorého výstupje připojený na adresný vstup 10 dekodéra5. Vstupný riadiaci logický signál směru 7je připojený tak na adresný vstup 13 deko-déra 5, ako aj na vstup změnou logickejúrovně spúšťaného monostabilného preklá-pacieho' obvodu 4, ktorého výstup je při-pojený na adresný vstup 12 dekodéra 5. Naúdajových výstupech dekodéra S sú logickéúrovně riadiacich fáz jednotlivých spínačovmeniča.
Jednotlivé bloky možno charakterizovat'takto: Nábežnou hranou spúšťaný monostabilnýpreklápací obvod 1 generuje pomocnú pre-mennú na závernú hranu, ktorej sú strie-davo spúšťané fázy riadiacich napatí tran-zistorov vodívej vetvy meniča. Šířka gene-rovaného impulzu je rovná ochrannej doběmeniča.

Claims (2)

  1. 234232 Nábežnou hranou spúšťaný bistabilnýpreklápací obvod 2 generuje pomocnú pre-mennú, ktorej logická úroveň určuje strie-danie súčasného zopnutia spínačov Sl, S3,resp. S.2, S4 meniča, v intervale poklesuabsolúinej hodnoty prúdu záťaže, v jednot-livých takíoch meniča. Tým sa rovnoměrněrozkládajú spínacie straty na všetky spína-če a dosahuje sa polovičná frekvencia spí-nania. výkonových tranzistorov voči frek-vencii šírkovo modulovaného logickéhoriadiaceho signálu. Dobehovou hranou spúšťaný monostabilný preklápací obvod 3 vytvára pomocnúpremennú, ktorá zabezpečuje ochranu vočisúčasnému zopnutiu výkonových tranzisto-rov spmacov Sl, S2, íesp. S3, §4. Sirka ge-nerovaného impulzu je rovná ochrannejdobě meniča. Změnou logickéj úrovně spúšťaný nionc-stabilný preklápací obvod 4 generuje po-mocnú premennú, ktorá zabezpečuje ochra-nu voči súčasnému zopnutiu výkonovýchtranzistorov spínačov Sl, S2, resp. S3, S4pri asynchrónnej požiadavke o reverzáciu.Sirka generovaného impulzu je rovná šírkeochrannej doby meniča. Dekodér 5 realizovaný například pama-tou PROM prevádza okamžitá hodnotu kódu na vstupe na výstupný kód, kterým sú jed-noznačné určené štyri fázy riadiacich na-patí. Činnost dekodéra 5 je popísaná pomo-cou nasledovných logických premenných:A8, A9, A10, All, A12, A13, ako adresnýchvstupov a D14, D15, D16, D17, ako údajo-vých výstupov dekodéra, pričom indexova-nie zodpovedá značeniu jednotlivých adres-ných vstupov a údajových výstupov deko-dére S. Údajové výstupy 14 a 13 ríadia prvúvetvu a údajové výstupy 16 a 17 druhů vet-vu meniča podl'a obr.
  2. 2. Logické signály súv pozitívnej logike. Pre žiadaný jeden směrnapatia na záťaži platí: D14 = (A8'. A9 + All . A9j . A12~~~ D.15 = (Á8\Á9 +All. A9) .Á12 _ D16 = (A8 . A9 + All. A9 j . A8 . A10 . ΑΪ2 D17 = (A8 . A9 -f A117 a9) . A8 . A10 . Á12 Pre druhý směr napatia na záťaži platí: D14 ~ (Α8Ϊ Α9ψΧπΤΑ91 . AS . AÍO . Alf D15 = (A8 . A9 a- Alf.' A9) . Á8 . ΑΪ0 . ΑΪ2 D18 = (Á8 . A9 + All. A9 j . Xf( D17 = (Á8 . A9 + All. A9) . Alf P S E D Μ E T Zapojenie riadenia reverzačného impul-zového meniča. v mostíkovom zapojení po-zostávajúce z náběhovou hranou spúšťané-ho monostabilného (preklápacieho obvodu,náběhovou hranou spňšťaného bistabiluéhopreklápacieho obvodu, dobehovou hranouspúšťaného monostabilného preklápaciehoobvodu, změnou logickej úrovně spúšťaué-ho monostabilného preklápacieho obvodu adekodéra, vyznačujúce sa tým, že svorka(6) vstupného šírkovo modulovaného logic-kého riadiaceho signálu je připojená takna vstup náběhovou hranou spúšťanéhomonostabilného preklápacieho obvodu (1),ako aj na vstup náběhovou hranou spúšfa-ného bistabilného preklápacieho obvodu(2), taktiež aj na vstup dobehovou hranouspúšťaného monostabilného preklápaciehoobvodu (3) a na adresný vstup (lij deko-déra (5j, pričom výstup náběhovou hranou V Y K A I.. E Í, u spúšťaného monostabilného preklápaciehoobvodu (1J je připojený na adresný vstup(3j dekodéra (5), výstup náběhovou hranouspúšťaného bistabilného preklápacieho ob-vodu (2) je připojený na adresný vstup (9)dekodéra (oj, výstup dobehovou hranouspúšťaného monostabilného preklápaciehoobvodu (3] je připojený na adresový vstup(10] dekodéra (5), pričom svorka (7) lo-gického riadiaceho signálu směru je připo-jená tak na adresný vstup (13) dekodéra(5j, ako aj na vstup změnou logickej úrov-ně spúšťaného monostabilného preklápacie-ho obvodu (4), kterého výstup je připojenýna adresný vstup (12] dekodéra (5), kte-rého údajové výstupy (14, 15, 16, 17j pred-stavujú riadiace fázy štyroch výkonovýchspínačov· reverzačného impulz-ového meničav mostíkovom zapojení. 1 list výkresov
CS862610A 1986-04-10 1986-04-10 Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení CS254232B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS862610A CS254232B1 (sk) 1986-04-10 1986-04-10 Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS862610A CS254232B1 (sk) 1986-04-10 1986-04-10 Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení

Publications (2)

Publication Number Publication Date
CS261086A1 CS261086A1 (en) 1987-05-14
CS254232B1 true CS254232B1 (sk) 1988-01-15

Family

ID=5363735

Family Applications (1)

Application Number Title Priority Date Filing Date
CS862610A CS254232B1 (sk) 1986-04-10 1986-04-10 Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení

Country Status (1)

Country Link
CS (1) CS254232B1 (cs)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110963307B (zh) * 2018-09-28 2022-05-24 捷普电子(广州)有限公司 固持模组

Also Published As

Publication number Publication date
CS261086A1 (en) 1987-05-14

Similar Documents

Publication Publication Date Title
EP0581016B1 (en) Apparatus and method for forced sharing of switching losses of parallel connected transistors
KR20010014850A (ko) 전압원 인버터에서 dc 버스 리플 효과를 감소시키기위한 변형된 공간 벡터 펄스폭 변조 기술
KR900015427A (ko) 전류형 인버터부를 구비한 전력변환기
US4633381A (en) Inverter shoot-through protection circuit
EP1352458B1 (en) System and method to eliminate the dead time influence in a pwm-driven system
US4361866A (en) Power converter apparatus
US4357655A (en) Three-phase inverter
US3523236A (en) Circuit to control inverter switching for reduced harmonics
CS254232B1 (sk) Zapojenie pre riadenie reverzačného impulzového meniča v mostíkovom zapojení
JPS63262062A (ja) インバ−タの主回路
DE60206528D1 (de) System umfassend eine elektrische brücke zur erzeugung eines elektrischen signals für eine last und steuereinheit für ein solches system
DE3877359D1 (de) Verfahren zum ansteuern von drehstromverbrauchern durch sinusbewertete pulsweitenmodulation.
JPS5728573A (en) Controlling method of multiplied inverter
US4941075A (en) Timing correction for square wave inverter power poles
SU1372540A1 (ru) Способ квазинепрерывного регулировани мощности
SU502462A1 (ru) Преобразователь п сто нного тока в переменный многофазный
SU873359A1 (ru) Инвертор напр жени
SU535711A1 (ru) Устройство дл управлени реверсивным широтно-импульсным преобразователем
JP3131975B2 (ja) ディジタル三相pwm波形発生装置
SU1481711A1 (ru) Устройство дл управлени шаговым двигателем
KR100266176B1 (ko) 인버터 및 컨버터의 스위칭동작시 데드타임 발생회로 및 오동작 진단회로
JPH0213271A (ja) Pam方式インバータの出力電流波形改善方法
SU780145A1 (ru) Способ квазичастотного регулировани напр жени
SU1525899A1 (ru) Реверсивный коммутатор
JPH0261235B2 (cs)