CS252271B1 - Zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory - Google Patents

Abstract

Soustava tyristorových měničů s blokem normalizace skutečných hodnot, s regulátorem, základním logickým procesorem, interfejsem regulátoru, komparátorem a prvním blokem logických vstupů a prvním blokem logických výstupů tvoří uzavřený celek tyristorového měniče pro elektricky pohon s centrálním monitorováním a řízením provozních a poruchových stavů. Jedná se o hybridní systém, kde vlastní regulační smyčky jsou realizovány analogovými prostředky a logické řízení provádí Boolský procesor. Pro řešení technologické části regulátoru je použito identických harwareových prostředků, které jsou využity ve standartním pohonu a jsou doplněny přepínačem žádaných hodnot a analogovým multiplexerem časovačích členů ovládaným prostřednictvím dvou pamětí adresy technologického logického procesoru.

Description

Vynález se týká zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory*

V současném systému se k napájení pohonu cukrovarnických odstředivek používá tyristorového měniče, přičemž požadavky technologické regulace jsou řešeny v pevně propojeném logickém bloku, který obsahuje řadu časovačích členů a komparátorů a vlastní sekvenční logiku* Takto koncipovaný regulátor cukrovarnické odstředivky je pak značně hardwareově složitý* Z toho vyplývá, že je obtížné dosáhnout uspokojivé hodnoty doby bezporuchového chodu, která je v cukrovarnickém průmyslu, charakterizovaném relativně nižší odbornou úrovní údržby, mimořádně důležitá*

Kromě toho je takový systém málo flexibilní, tzn., že neumožňuje snadné přizpůsobení eventuálním technologickým požadavkům zákazníka.

Výše uvedené nedostatky odstraňuje zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu, jehož podstata spočívá v tom, že základní logický procesor je prostřednictvím první adresové sběrnice spojen s prvním blokem logických vstupů, s prvním blokem logických výstupů, s komparátorem mezních a havarijních stavů a s interfejsem regulátoru. Dále prostřednictvím první vstupní datové sběrnice s prvním blokem logických vstupů a s komparátorem mezních a havarijních stavů, prostřednictvím první výstupní datové sběrnice a

252 271 první řídící sběrnice s prvním blokem logických výstupů a interfejsem regulátoru. Jeho výstup je prostřednictvím sběrnice spojen se vstupem regulátoru, jehož první vstup je spojen s výstupem přepínače žádaných hodnot, spojeným dále s prvním vstupem komparátoru regulačních odchylek, jehož druhý vstup je spojen β výstupem bloku normalizace, spojeným dále se vstupem komparátoru mezních a havarijních stavů a s druhým vstupem regulátoru. Jeho výstup je spojen se vstupem soustavy tyristorových měničů, jejíž první výstup je připojen na kotvu a druhý výstup na buzení motoru, mechanicky spojeného s technologickou částí odstředivky. Výstup měřených veličin soustavy tyristorových měničů je spojen se vstupem bloku normalizace a logický vstup soustavy tyristorových měničů je spojen s druhou skupinou logických výstupů prvního bloku logických výstupů. Jeho první skupina logických výstupů je spojena s první skupinou logických vstupů druhého bloku logických vstupů. Druhá skupina logických vstupů je spojena s výstupem logických signálů z bloku technologické části odstředivky a jeho třetí skupina logických vstupů je spojena s výstupy logických sig nálů z ovládacího panelu, který je dále spojen svými signalizační mi vstupy s třetí skupinou logických výstupů druhého bloku logických výstupů. Jeho druhá skupina logických výstupů je spojena s logickými vstupy bloku technologické části odstředivky a jeho první skupina logických výstupů je spojena s první skupinou logic kých vstupů prvního bloku logických vstupů. Jeho druhá skupina logických vstupů je spojena s výstupy systému tyristorových měničů. Dále technologický logický procesor je prostřednictvím druhé adresové sběrnice spojen s druhým blokem logických vstupů, s druhým blokem logických výstupů, s komparátorem regulačních odchylek registrem A/D převodníku a s první a druhou pamětí adresy, prostřednictvím druhé vstupní datové sběrnice s druhým blokem logických vstupů, s komparátorem regulačních odchylek a registrem A/D převodníku. Prostřednictvím druhé výstupní datové sběrnice a druhé řídící sběrnice s druhým blokem logických výstupů a s první a druhou pamětí adresy.

Výstup první paměti adresy je spojen s přepínačem žádaných hodnot Výstup druhé paměti adresy je spojen s adresovým vstupem analogového multiplexeru časovačích členů, jehož vstupy jsou spojeny s n potenciometry pro zadání časů a jehož výstup je spojen se vstupem převodníku. Jeho výstup je spojen se vstupem registru A/D pře3

252 271 vodníku a dále vstupy přepínače žádaných hodnot jsou spojeny se dvěma skupinami potenciometrů pro zadání žádaných hodnot otáček a žádaných hodnot proudového omezení.

Na přiloženém výkresu je znázorněno blokové schéma zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu.

Základní logický procesor LPI je prostřednictvím první adresové sběrnice AI spojen s prvním blokem Lil logických vstupů, s prvním blokem LPI logických výstupů, s komparátorem K1 mezních a havarij nich stavů a s interfejsem IFR regulátoru. Prostřednictvím první vstupní datové sběrnice DII je základní logický procesor DPI spojen s prvním blokem DII logických vstupů a s komparátorem K1 mezních a havarijních stavů, prostřednictvím první výstupní datové sběrnice DPI a první řídicí sběrnice Cl s prvním blokem DPI logických výstupů a interfejsem IPR regulátoru, jehož výstup je prostřednictvím sběrnice RB spojen se vstupem regulátoru R.

První vstup regulátoru R je spojen s výstupem přepínače AMW žádaných hodnot, spojeným dále s prvním vstupem komparátoru K2 regulačních odchylek, jehož druhý vstup je spojen s výstupem bloku N normalizace. Výstup bloku N normalizace, ve kterém je generován vektor skutečných hodnot X , je dále spojen se vstupem komparátoru K1 mezních a havarijních stavů a s druhým vstupem regulátoru R jehož výstup je spojen se vstupem soustavy STM tyristorových měničů, jejíž první výstup je připojen na kotvu a druhý výstup na buzení motoru M, který je mechanicky spojen s technologickou částí TP odstředivky. Výstup měřených veličin soustavy STM tyristoro< vých měničů je spojen se vstupem bloku N normalizace a logický vstup soustavy STM tyristorových měničů je spojen s druhou skupinou logických výstupů, s vektorem signálů Y12 prvního bloku LPI logických výstupů, jehož první skupina logických výstupů s vektorem signálů X21 je spojena s první skupinou logických vstupů druhého bloku 112 logických vstupů, jehož druhá skupina logických vstupů je spojena s výstupem logických signálů z bloku TP technologické části odstředivky /vektor signálů X22 / a jehož třetí skupina logických vstupů je spojena s výstupy logických signálů z ovládacího panelu PP /vektor signálů X23 /.

Signalizační vstupy ovládacího panelu PP jsou spojeny s třetí sku· pinou logických výstupů druhého bloku 1P2 logických výstupů /vektor signálů 122 /, jehož druhá skupina logických výstupů /vektor

2S2 271 signálů Y21 / je spojena s logickými vstupy bloku TO technologické části odstředivky a jehož první skupina logických výstupů /vektor logických řídících signálů Xll / je spojena s první skupinou logických vstupů prvního bloku Lil logických vstupů_e Druhá skupina logických vstupů bloku lil logických vstupů je spojena s výstupy systému STM tyristorových měničů /vektor signálů X12 /. Technologický logický procesor LP2 je prostřednictvím druhé adresové sběrnice A2 spojen s druhým blokem 112 logických vstupů, s druhým blokem 102 logických výstupů s komparátorem K2 regulačních odchylek, registrem A/D převodníku RAD a s první MA1 a druhou MA2 pamětí adresy, prostřednictvím druhé vstupní datové sběrnice DI2 s druhým blokem 112 logických vstupů s komparátorem K2 regulačních odchylek a registrem A/D převodníku RAD· Prostřednictvím druhé výstupní datové sběrnice D02 a druhé řídicí sběrnice 02 je technologický logický procesor 1P2 spojen s druhým blokem 102 logických výstupů a s první MA1 a druhou MA2 pamětí adresy· Výstup první paměti MA1 adresy je spojen s přepínačem AMW žádaných hodnot a výstup druhé paměti MA2 adresy je spojen s adresovým vstupem analogového multiplexeru AMT časovačích členů, jehož vstupy jsou spojeny s n potenciometry ZT pro zadání časů a jehož výstup je spojen se vstupem převodníku ADC. Výstup převodníku ADC je spojen se vstupem registru A/D převodníku RAD.

Vstupy přepínače AOT žádaných hodnot jsou spojeny se dvěma skupinami potenciometru ZW a ZI na zadání žádaných hodnot otáček a žádaných hodnot proudového omezení.

Funkce zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory podle vynálezu je následující:

Soustava STM tyristorových měničů s blokem N normalizace skutečných hodnot s regulátorem R, základním logickým procesorem 1Ρ1» interfejsem IFR regulátoru, komparátorem K1 a prvním blokem 1T1 logických vstupů a prvním blokem 101 logických výstupů tvoří uzavřený celek tyristorového měniče pro elektrický pohon s centrálním monitorováním a řízením provozních a poruchových stavů.

Jedná se vlastně o hybridní systém, kde vlastní regulační smyčky /otáčkové, kotevního proudu, budicího proudu/ jsou realizovány analogovými prostředky, zatímco logické řízení, tj, vyhodnocování vektoru logických řídicích signálů Xll /jako jsou např,povely k zapnutí a vypnutí měniče, ke siartu a stopu, dále různých, z hle5

2S2 27Í diska pohonu externích, havarijních vstupů, na které pohon reaguje zastavením, zastavením a vypnutím, nebo přímo vypnutím/ a vektoru signálu X12 havarií měniče /jako je výpadek silového napětí, silových pojistek v kotvě i buzení atd·/ i mezních hodnot skutečných regulovaných veličin X/jako např· nadotáčky, nadproud kotvy, přepětí na kotvě, podproud buzení/ a generování vektoru logických signálů ΫΪ2 pro soustavu STM tyristorovýeh měničů i vektoru signálů Y^l pro technologickou část TO odstředivky i generování vektoru logických signálů pro ovládání regulátoru R provádí Boolský procesor LPI·

Regulátor cukrovarnické odstředivky dále ovládá řadu technologických funkcí odstředivky, jako je ovládání ventilů pro napouštění cukroviny, uzávěru pro vypouštění cukroviny, ventilu pro pouštění vody /při oplachu i krytí vodou/, ventilu páry pro parní krytí, dále musí ovládat pohyb vyhrnovace a vyhodnocovat některé technologické havarijní stavy jako vibrace odstředivky, výkyv hřídele, hlídat správnou polohu vyhrnovače atd·

Přitom vlastní regulační cyklus odstředivky není příliš složitý·

V podstatě se jedná o to, že během rozběhu se vyhodnocuje dosažení požadovaných otáček, od nichž se pak odvozuje určitá technologická činnost, jako např· oplach kužele, plnění, krytí vodou, předtáčení, vytáčení, vyhrnování atd· Tyto činnosti většinou končí po uplynutí určité doby· To znamená, že pro správnou funkci je třeba mít možnost nastavení několika hladin otáček, alespoň dvou úrovní proudového omezení a několika časů. Při_tom je možno u vyhodnocení otáček s výhodou využít toho, že se zadává v postupných skocích žádaná hodnota otáček a kontroluje se její dosažení /jediným komparátorem/ a od velikosti žádané hodnoty a od komparátorů dosažení otáček se provádí příslušná, výše popsaná technologická operace·

Je mimořádně výhodné použít pro řešení technologické části regulátoru v podstatě identických hardwareových prostředků, které jsou využity ve standardním pohonu, doplněny přepínačem AMW žádaných hodnot, ovládaným prostřednictvím první paměti MA1 adresy z technologického logického procesoru LP2 přes druhou adresovou sběrnici A2, druhou řídicí sběrnici C2 a druhou výstupní datovou sběrnici D02 a analogovým multiplexerem £MT časovačích členů pro zadání příslušných časových úseků, ovládaným prostřednictvím paměti MA2 adresy· U tohoto bleku je navíc nutno

252 271 analogový údaj převést A/D převodníkem ADC na číslo, kterým se plní softwareový čítač pro určení příslušného časového intervalu, Tento poněkud komplikovaný způsob zadání časových intervalů je zvolen proto, že v prostředí cukrovaru těžko vyhoví jiný ovládací prvek než krytý potenciometr a ovládání časů např. z membránové klávesnice, která by v daném prostředí rovněž vyhověla, není vhodná vzhledem k běžné úrovni údržby cukrovarnických zařízení. Celá technologická regulace je pak řízena sekvenčně na základě programu uloženého v paměti typu PROM. která je součástí logického procesoru. Přitom celý obsah paměti proměnných je možno po skupinách zobrazit na displeji z LED diod, a tak se snadno orientovat v činnosti regulátoru. Součástí tohoto řeše ní je samozřejmě pamět havarii i provozních stavů, takže v případě poruch se může velmi snadno identifikovat porucha, která zavinila odstavení odstředivky. Použitím logického procesoru se snižují nároky na údržbu a usnadňuje se její činnost. Využití dvouprocesorového systému podstatně /cca 3x/ snižuje objem použitých součástek ve srovnání s klasickým pevně propojeným logickým řešením a odpovídajícím způsobem rovněž zvyšuje spolehlivost pohonu, a tím i celé odstředivky.

P S E D M Ž T vtvá l e z ϋ

Claims (2)

1. P S E D M Ž T vtvá l e z ϋ

   252 271

   1» Zapojení regulačního systému cukrovarnické odstředivky se dvěma logickými procesory, vyznačující s· tím, 2« základní logický procesor /LPI/ je prostřednictvím první adresové sběrnice /Al/ spojen s prvním blokem /111/ logických vstupů, s prvním blokem /101/ logických výstupů, s komparátorem /EL/ mezních a havarijních stavů a s interfejsem /IPR/ regulátoru, dále prostřednictvím první vstupní datové sběrnice /DII/ s prvním blokem /Lil/ logických vstupů a s komparátorem /I£L/ mezních a havarijních stavů, prostřednictvím první výstupní datové sběrnice /D01/ a první řídící sběrnice /01/ s prvním blokem /L01/ logických výstupů a interfejsem /IPR/ regulátoru, jehož výstup je prostřednictvím sběrnice /RB/ spojen se vstupem regulátoru /R/, jehož první vstup je spojen s výstupem přepínače /AM®/ žádaných hodnot, spojeným dále s prvním vstupem komparátoru /K2/ regulačních odchylek, jehož druhý vstup je spojen s výstupem bloku /N/ normalizace, spojeným dále se vstupem komparátoru /Kl/ mezních a havarijních stavů a s druhým vstupem regulátoru /R/, jehož výstup je spojen se vstupem soustavy /STM/ tyristorových měničů, jejíž první výstup je připojen na kotvu a druhý výstup na buzení motoru Al/, mechanicky spojeného s technologickou částí /TO/ odstředivky, přičemž výstup měřených veličin soustavy /STM/ tyristorových měničů je spojen se vstupem bloku /N/ normalizace a logický vstup soustavy /SM/ tyristorových měni čů je spojen s druhou skupinou logických výstupů prvního bloku /101/ logických výstupů, jehož první skupina logických výstupů je spojena s první skupinou logických vstupů druhého bloku /112/ logických vstupů, jehož druhá skupina logických vstupů je spojena s výstupem logickýchsignálů z bloku /TO/ technologické části odstředivky a jehož třetí skupina logických vstupů je spojena s výstupy logických signálů z ovládacího panelu /OP/, který je dále spojen svými signalizačními vstupy s třetí skupinou logických výstupů druhého bloku /L02/ logických výstupů, jehož druhá skupina logických výstupů je spojena s logickými vstupy bloku /TO/ technologické části

   252 271 odstředivky a jehož první skupina logických výstupů je spojen s první skupinou logických vstupů prvního bloku /Lil/ logických vstupů, jehož druhá skupina logických vstupů je spojena s výstupy systému /STM/ tyristorových měničů a dále technologický logický procesor /LP2/ je prostřednictvím druhé adresové sběrnice /A2/ spojen s druhým blokem /LI2/ logických vstupů, s druhým blokem /L02/ logických výstupů, s komparátorem /K2/ regulačních odchylek, registrem A/D převodníku /RAD/ a s první /MA1/ a druhou pamětí /MA2/ adresy, prostřednictvím druhé vstupní datové sběrnice /DI2/ s druhým blokem /YL2/ logických vstupů, s komparátorem /K2/ regulačních odchylek a registrem A/D převodníku /RAD/, prostřednictvím druhé výstupní datové sběrnice /D02/ a druhé řídicí sběrnice /02/ s druhým blokem /L02/ logických výstupů a s první /MA1/ a druhou pamětí /MA2/ adresy, přičemž výstup první paměti /MAl/‘adresy je spojen s přepínačem /AMW/ žáda_ ných hodnot a výstup druhé paměti /MA2/ adresy je spojen s adresovým vstupem analogového multiplexeru /AMT/ časovačích členů,jehož vstupy jsou spojeny s a potenciometry /ZT/ pro zadání časů a jehož výstup je spojen se vstupem převodníku /ADO/, jehož výstup je spojen se vstupem registru A/D převodníku /RAD/ a dále vstupy přepínače /AMW/ žádaných hodnot jsou spojeny se dvěma skupinami potencíometrů /ZW/ a /Zl/ pro zadání žádaných hodnot otáček a žádaných hodnot proudového omezení·
2. 2. Zapojení regulačního systému podle bodu 1, vyznačující se tím, že první a druhý blok /Lil/ a /LI2/ logických vstupů, resp. první a druhý blok /L01/ a /L02/ logických výstupů, resp. základní logický procesor /LPl/a technologický logický procesor /LP2/f jsou tvořeny stejnými elektro nickými obvody.