RU2033621C1

RU2033621C1 - Устройство автоматического контроля правильности чередования и обрыва фаз и уровня напряжения в трехфазных сетях

Info

Publication number: RU2033621C1
Authority: RU
Inventors: Михаил Александрович Васильев
Original assignee: Михаил Александрович Васильев
Priority date: 1992-07-22
Filing date: 1992-07-22
Publication date: 1995-04-20

Abstract

Использование: для контроля трехфазной сети в системах автоматизированного контроля и управления электротехническими комплексами. Сущность изобретения: устройство автоматического контроля правильности чередования и обрыва фаз и уровня напряжения в трехфазных сетях содержит формирователь, три RS-триггера и логический блок, выполненный в виде мажоритарного элемента. Изобретение позволяет расширить функциональные возможности путем одновременного контроля чередования, обрыва фаз и уровня напряжения, повысить надежность и увеличить быстродействие выявления ошибки устройства. 4 ил.

Description

Изобретение относится к автоматике и может быть использовано для контроля трехфазной сети в системах автоматизированного контроля и управления электротехническими комплексами.

Известно устройство автоматического контроля правильности чередования и обрыва фаз многофазных сетей переменного тока [1] Оно содержит три формирователя прямоугольного напряжения, два элемента И, элемент ИЛИ-НЕ и семь асинхронных триггеров. Недостатками известного устройства являются сложность и громоздкость схемотехнического решения.

Известно устройство для контроля последовательности чередования и наличия напряжения фаз в трехфазных сетях, содержащее формирователи на входах фаз, два элемента ИЛИ, три элемента И, два D-триггера, три RS-триггера, инвертор и линию задержки [2]
Недостатками этого устройства являются невозможность одновременной фиксации уровня напряжения в каждой фазе сети, недостаточное быстродействие и сложность схемотехнического решения.

Наиболее близким к изобретению по технической сущности является устройство контроля правильности чередования и обрыва фаз в трехфазных сетях, содержащее три формирователя, три D-триггера и один элемент ИЛИ [3] Недостатками этого устройства являются низкое быстродействие выявления ошибки, недостаточная надежность информационной достоверности, а также отсутствие возможности контроля величины входного напряжения и его гальванической развязки от выходного сигнала.

Целью изобретения является расширение функциональных возможностей путем одновременного контроля чередования, обрыва фаз и уровня напряжения, повышение надежности и увеличение быстродействия выявления ошибки устройства.

Цель достигается тем, что в устройстве, содержащем формирователь на входах фаз, три триггера и логический блок, причем входы логического блока с первого по третий соединены с выходами соответствующих триггеров, а выход подключен к выходу устройства, входы формирователя с первого по третий соединены с соответствующими клеммами для подключения фаз трехфазной сети, триггеры выполнены в виде RS-триггеров, а логический блок выполнен в виде мажоритарного элемента, выполняющего функцию голосования 2 из 3. При этом первый выход формирователя соединен с S-входом первого RS-триггера и R-входом второго RS-триггера, второй выход формирователя соединен с S-входом второго RS-триггера и R-входом третьего RS-триггера, третий выход формирователя соединен с R-входом первого RS-триггера и S-входом третьего RS-триггера. Формирователь содержит три делителя напряжения, три выпрямительных моста, три потенциометра уставки уровня напряжения и три оптронных переключателя, причем первые выводы делителей напряжения подключены к входам формирователя, а их вторые выводы соединены с выпрямительными мостами, к выходам которых подключены входные цепи оптронных переключателей с установленными в них потенциометрами уставки напряжения, при этом выходные выводы оптронных переключателей подключены к соответствующим выходам формирователя.

Структурная схема устройства приведена на фиг. 1; на фиг. 2 приведена электрическая принципиальная схема формирователя; на фиг. 3 приведен график входных сигналов на входах мажоритарного элемента, выполняющего функцию голосования 2 из 3; на фиг. 4 график входных сигналов на входах мажоритарного элемента, выполняющего функцию голосования 2 из 3 при обратной последовательности чередования фаз.

Устройство состоит из формирователя 1 на входах фаз, RS-триггеров 2-4 и мажоритарного элемента 5, выполняющего функцию голосования 2 из 3. Первый, второй и третий входы формирователя подключают соответственно к фазам А, В, С трехфазной сети. Первый выход формирователя соединен с S-входом первого RS-триггера 2 и R-входом второго RS-триггера 3, второй выход с S-входом второго RS-триггера 3 и R-входом третьего RS-триггера 4, а третий выход с R-входом первого RS-триггера 2 и S-входом третьего RS-триггера 4. Выходы первого, второго и третьего RS-триггеров 2, 3 и 4 соединены соответственно с первым, вторым и третьим входами мажоритарного элемента 5, выполняющего функцию голосования 2 из 3, выход которого является выходом устройства.

Формирователь 1 (фиг. 2) содержит делители напряжения на резисторах R1, R2 для фазы А, R3, R4 для фазы В и R5, R6 для фазы С, выпрямительные мосты VD1 VD4, VD5 VD8 и VD9 VD12, потенциометры R7, R8, R9 уставки напряжения и оптронные переключатели D1, D2, D3.

Устройство работает следующим образом.

Переменное напряжение на входах А, В, С формирователя 1 через делители напряжения на резисторах R1 R6 поступает на соответствующие выпрямительные мосты VD1 VD4, VD5 VD8 и VD9 VD12 и преобразуется в постоянные напряжения с удвоенной частотой пульсации относительно частоты сети, после чего через потенциометры R7 R9 уставки напряжения постоянные токи поступают на светодиоды, обеспечивая при этом гальваническую развязку соответствующих оптронных переключателей D1 D3, на выходах которых появляются импульсы прямоугольной формы удвоенной частоты относительно частоты сети. Причем при понижении уровня напряжения, задаваемого токоограничительным потенциометром, или обрыве фазы генерация импульсов прекращается и на соответствующем выходе формирователя вырабатывается постоянный сигнал, имеющий уровень логического "0".

При правильном чередовании фаз с номинальным уровнем величины напряжения с первого выхода формирователя 1 рабочий импульс поступает на S-вход первого триггера 2, который снимается с выхода триггера 2 только после поступления рабочего импульса с третьего выхода формирователя на R-вход триггера 2, и приходит на первый вход мажоритарного элемента 5. Одновременно рабочий импульс, снимаемый с первого выхода формирователя 1, своим присутствием на R-входе второго триггера 3 подготавливает триггер 3 для пропускания рабочего импульса с второго выхода формирователя на выход триггера 3. По истечении 1/6 периода сети после появления рабочего импульса на первом входе мажоритарного элемента 5 на его втором входе появляется рабочий импульс, полученный на втором выходе формирователя 1. При этом рабочий импульс, полученный на третьем выходе формирователя, снимается с третьего выхода мажоритарного элемента 5. По истечении еще 1/6 периода рабочий импульс с первого входа мажоритарного элемента снимается, а на его третьем входе появляется рабочий импульс, поступивший с третьего выхода формирователя 1.

Таким образом, при правильном чередовании фаз и номинальном напряжении трехфазной сети на входах мажоритарного элемента 5 всегда присутствуют два сигнала, имеющие уровни логической "1", что позволяет ему иметь уровень логической "1" на выходе.

При обрыве фазы или пониженном напряжении трехфазной сети на любом из входов формирователя 1 и при правильном чередовании фаз на соответствующем входе мажоритарного элемента 5 постоянно присутствует рабочий сигнал, имеющий уровень логического "0", что позволяет мажоритарному элементу 5 выявить не более чем через 1/6 периода большинство сигналов, имеющих уровень логического "0", и изменить уровень сигнала на его выходе с логической "1" на уровень логического "0".

При обратной последовательности чередования фаз на входах мажоритарного элемента 5 присутствуют инверсные рабочие сигналы относительно рабочих сигналов, полученных при правильном чередовании фаз, и на его выходе постоянно присутствует уровень логического "0".

Изобретение позволяет расширить функциональные возможности устройства путем одновременного контроля чередования, обрыва фаз и уровня напряжения, повысить его надежность за счет гальванической развязки между трехфазной сетью переменного тока и выходом устройства, увеличить его быстродействие не более чем 1/6 периода сети и повысить экономичность схемотехнического решения.

Claims

УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ ПРАВИЛЬНОСТИ ЧЕРЕДОВАНИЯ И ОБРЫВА ФАЗ И УРОВНЯ НАПРЯЖЕНИЯ В ТРЕХФАЗНЫХ СЕТЯХ, содержащее формирователь, три триггера и логический блок, причем входы логического блока с первого по третий соединены с выходами соответствующих триггеров, а выход подключен к выходу устройства, входы формирователя с первого по третий соединены с соответствующими клеммами для подключения фаз трехфазной сети, отличающееся тем, что триггеры выполнены в виде RS-триггеров, а логический блок в виде мажоритарного элемента, причем первый выход формирователя соединен с S-входом первого RS-триггера и R-входом второго RS-триггера, второй выход формирователя соединен с S-входом второго RS-триггера и R-входом третьего RS-триггера, третий выход формирователя соединен с R-входом первого RS-триггера и S-входом третьего RS-триггера, при этом формирователь содержит три делителя напряжения, три выпрямительных моста, три потенциометра уставки напряжения и три оптронных переключателя, причем первые выводы делителей напряжения с первого по третий подключены к соответствующим входам формирователя, вторые выводы делителей напряжения с первого по третий соединены с вторыми выводами соответствующих выпрямительных мостов, третьи выводы делителей напряжения с первого по третий и первые выводы выпрямительных мостов с первого по третий объединены и подключены к нулевой шине, третьи выводы выпрямительных мостов с первого по третий соединены с вторыми входами соответствующих оптронных переключателей, четвертые выводы выпрямительных мостов с первого по третий соединены с первым и средним выводами соответствующих потенциометров уставки напряжения, вторые выводы которых соединены с первыми входами соответствующих оптронных переключателей, выходы которых подключены к соответствующим выходам формирователя.