CS251142B1 - Zapojení synchronizační jednotky pro fázové řízení hodinových impulsů časové základny - Google Patents

Abstract

Řešení se týká zapojení synchronizační jednotky určené pro fázové řízení hodinových impulsů časové základny. Přináší zjednodušení zapojení, v němž impulsní krátkodobé poruchy nenarušují v přijímaných datech synchronizaci. Kromě toho udržuje sfázování v požadované přesnosti. Jeho podstata spočívá v tom, že ke generátoru kmitočtu je připojen výběrový obvod, přičítaoí korekční obvod, dělič kmitočtu, odečítací korekční obvod a obvod pro nastavení děliče. Dále obsahuje vyhoriiocovaoí obvod připojený k přičítacímu korekčnímu obvodu, odečítaoího korekčního oobvodu a k výstupu z děliče kmitočtu, který je současně výstupem zapojení. Zapojení lze použít ve výpočetní a záznamové technice, v systémech pro synchronní přenos dat, například v příslušných měničích a Adaptérech.

Description

Vynález se týká zapojení synchronizační jednotky pro fázová řízení hodinových impulsů časové základny.

Ve výpočetní a přenosové technice se často vyžaduje zdroj hodinových impulsů časové základ ny, jejichž fáze je řízena vnějším signálem. Jde například o požadavek bitové synchronizace u zařízení se synchronním přenosem dat. V současné době se pro tyto účely většinou používají zapojení s číslicově řízeným fázovým závěsem, využívající čítače impulsů, čítajícího impulsy z oscilátoru řízeného krystalem, přičemž tyto impulsy jsou doplňovány, případně blokovány v závislosti na fázi řídícího synchronizovaného signálu.

Tato zařízení používají například u zapojení s konstantním řídicím účinkem monostabilní klopné obvody s nutností jejich nastavování anebo u zapojení s proměnným řídícím účinkem klopné obvody, zpoždovaoí nebo derivační členy, jež však zapojení komplikují.

Tyto nevýhody odstraňuje zapojení synchronizační jednotky pro fázové řízení hodinových impulsů časové základny podle vynálezu, jehož podstatou je, že první výstup generátoru kmitočtu je připojen na referenční vstup přičítaoího korekčního obvodu a jeho druhý výstup na referenční vstup odečítacího korekčního obvodu a na referenční vstup obvodu pro nastavení děliče kmitočtů. Skupina výstupů generátoru kmitočtu je připojena na skupinu vstupů výběrového obvodu, jehož výstup je připojen na korekční vstup přičítaoího korekčního obvodu a na korekční vstup odečítacího korekčního obvodu.

Výstup vyhodnocovacího obvodu je připojen na datový vstup přičítacího korekčního obvodu a na datový vstup odečítacího korekčního obvodu, jehož čítači výstup je připojen na druhý citaci vstup děliče kmitočtu. Výstup přičítacího korekčního obvodu je připojen na první čítači vstup děliče kmitočtu, jehož nastavovací výstup je připojen na vstup generátoru kmitočtu. Vyhodnocovací výstup děliče kmitočtu je připojen na prvrtí vyhodnocovací vstup obvodu pro nastavení děliče kmitočtu.

Nastavovací výstup obvodu pro nastavení děliče kmitočtu je připojen na nastavovací vstup děliče kmitočtu, jehož synchronizační výstup je připojen na hodinový vstup přičítacího korekčního obvodu, na hodinový vstup odečítacího korekčního obvodu, na synchronizační vstup vyhodnocovacího obvodu a tvoří současně výstup zapojení. Vyhodnocovací výstup odečítacího korekčního obvodu je připojen na druhý vyhodnocovací vstup obvodu pro nastavení děliče kmitočtu, přičemž datový vstup vyhodnocovacího obvodu tvoří současně vstup zapojení.

Výhodou zapojení podle vynálezu je jeho jednoduchost, v němž jednotlivé bloky lze realizovat čítačem nebo několika hradly. Přitom impulsní krátkodobé poruchy v přijímaných datech nenarušují podstatně synchronizaci, která je zde odvozována od trvající změny hladiny přijímaných dat a dále udržuje sfázování v požadované přesnosti.

Příklad zapojení synchronizační jednotky pro fázové řízení hodinových impulsů časové základny podle vynálezu je znázorněn na připojených výkresech, na nichž obr. 1 představuje blokové schéma zapojení, obr. 2 časový diagram signálů přijímaných dat předbíhajících impulsy časové základny, obr. 3 časový diagram signálů přijímaných dat zpoždujících se za impulsy časové základny, obr. 4 časový diagram signálů přijímaných dat s bity stejné polarity.

První výstup 011 generátoru 1^ kmitočtu je připojen na referenční vstup 34 přičítaoího korekčního obvodu 2 ^a jeho druhý výstup 013 je připojen na referenční vstup 44 odečítacího korekčního obvodu £ a na referenční vstup fi1 obvodu 6 pro nastavení děliče kmitočtu. Skupina výstupů 012 generátoru J, kmitočtu je připojena na skupinu vstupů 21 výběrového obvodu 2, jehož výstup 021 je připojen na korekční vstup 31 přičítacího korekčního obvodu 2 ^a ha korekční vstup 41 odečítacího korekčního obvodu 4.

Výstup 071 vyhodnocovacího obvodu 7 je připojen na datový vstup 32 přičítacího korekčního obvodu 3 a na datový vstup 42 odečítacího korekčního obvodu £, jehož čítaoí výstup 041 je připojen na druhý citaci vstup 52 dolité 5 kr.iLočtu.

Výstup 031 přičítacího korekčního obvodu 2 j® připojen na první čítači vstup 51 děliče 2 kmitočtu, jehož nastavovací výstup 053 je připojen na vstup 11 generátoru 2 kmitočtu. Vyhodnocovací výstup 052 děliče 2 kmitočtu je připojen na první vyhodnocovací vstup 63 obvodu 2 pro nastavení děliče kmitočtu. Nastavovací výstup 061 obvodu 6 pro nastavení děliče kmitočtu je připojen na nastavovací vstup 53 děliče 2 kmitočtu, jehož synchronizační výstup 051 je připojen na hodinový vstup 33 přičítacího korekčního obvodu 2r ^na hodinový vstup 43 odečítacího korekčního obvodu 4, na synchronizační vstup 72 vyhodnocovacího obvodu 2 a tvoří současně výstup 081 zapojení synchronizované časové základny pro připojení na neznázorněné obvody vzorkování přijímaných dat.

Vyhodnocovací výstup 042 odečítacího korekčního obvodu 2 j® připojen'na druhý vyhodnocovací vstup 62 obvodu 2 pro nastavení děliče kmitočtu. Datový vstup 71 vyhodnovacího obvodu 2 tvoří současně vstup 81 zapojení synchronizovaných přijímaných dat, například pro připojení k neznázorněnému modemu.

Generátor 1 kmitočtu generuje na výstupem 011 a 013 základní signály o kmitočtech 2ⁿ a 2^{n 1}krát vyšších než je požadovaný kmitočet Časové základny a dále na skupině výstupů 012 signály, ze kterých výběrový obvod 2 vytváří krátké korekční impulsy na výstupu 021 / jejichž fáze vůči signálu na výstupu 011 generátoru 1 kmitočtu je patrná z časového diagramu /obr. 2 a obr. 4/.

Signál z výstupu 011 generátoru 2 kmitočtu postupuje přes přičítací korekční obvod 2 na první citaci vstup 51 děliče 2 kmitočtu, tvořeným například synchronním čítačem, pro čítání vpřed. Na výstupech 051 a 052 děliče 2 kmitočtu se objeví signály o kmitočtu 2ⁿ a 2¹¹*¹ krát nižších než je kmitočet základního signálu na výstupu 011 generátoru 2 kmitočtu přičemž signál na výstupu 051 představuje synchronizovanou časovou základnu střídy 1:1, jejíž kladné hrany označují vzorkovací okamžik, to znamená střed přijímaných bitů synchronních přijímaných dat. Vyhodnocovací obvod T_ porovnává přijímaná data s daty již vzorkovanými pomocí signálu na synchronizačním vstupu 72 a vytváří signál na výstupu 071 označující jejich shodu.

Pro snadnější popis jsou uvažována přijímaná data ve formě střídajících se logických nul a logických jédniček. V ideálním případě úplného synchronismu přijímaných dat a časové základny by se jednotlivé bity přijímaných dat měnily v okamžiku přechodu signálu na výstupu 081 zapojení z logické jedničky do logické nuly a signál na výstupu 071 vyhodnocovacího obvodu 2 bude inversní vůči signálu na výstupu 081.

Tím budou přičítací korekční obvod 2 ^a odečítací korekční obvod 4_ blokovány pro průchod korekčních impulsů na výstupu 021 výběrového obvodu 2 a dělič 2 kmitočtu bude pouze čítat impulsy z výstupu 011 generátoru 2 kmitočtu, postupující přes přičítací korekční obvod 3 na první čítači vstup 51 děliče 2 kmitočtu. Pokud signály přijímaných dat předbíhají impulsy časové základny / obr. 2/, bude přechod dat z logické nuly na logickou jedničku, případně z logické jedničky na logickou nulu předbíhat zápornou hranu signálu na synchronizačním výstupu 051 děliče 2 kmitočtu a signál na výstupu 071 vyhodnocovacího obvodu přivedený spolu se signálem na výstupu 051 děliče 2 kmitočtu a s korekčními impulsy na výstupu 021 výběrového obvodu 2 na obvod logického součinu v pčičítacím korekčním obvodu 3 způsobí v závislosti na velikosti chyby fáze, logické přičtení jednoho nebo více korekčních impulsů k signálu na výstupu 011 generátoru 2 kmitočtu.

Takto vzniklý signál na výstupu 03I přičítacího korekčního obvodu 2 P^ak v děliči 2 kmitočtu zajistí dvojnásobnou rychlost čítání vpřed až do stavu 2ⁿ v čítači, čímž se odchylka fáze časové základny od přijímaných dat sníží zhruba na polovinu původní velikosti. Při trvání odchylky se tato v následující periodě časové základny opět stejným způsobem koriguje. Odečítá cí korekční obvod se v těchto případech neuplatňuje.

Pokud se signály přijímaných dat zpoždují za impulsy časové základny / obr. 3/, je přičítací korekční obvod 2 blokován a prochází přes nej do děliče 2 kmitočtu pouze signál základního kmitočtu z výstupu 011 generátoru 2 kmitočtu.

Signály na výstupu 071 vyhodnocovacího obvodu ]_ ^a časové základny na výstupu 051 děliče 5 kmitočtu jsou přivedeny na obvod negace logického součtu v odečítacím korekčním obvodu _4 a vytvářejí tak signál na jeho výstupu 042, trvajícího po dobu fázové odchylky a přiváděný na obvod _6 pro nastavení děliče. Tento signál je kromě toho uvnitř odečítacího korekčního obvodu 4_ logicky násoben se signály na výstupu 013 generátoru 1_ kmitočtu a na výstupu 021 výběrového obvodu 2, čímž vznikají záporné korekční impulsy na výstupu 041 odečítacího korekčního obvodu 4, přiváděné na citaci vstup 52 pro čítání vzad čítače v děliči 5. kmitočtu.

V tomto případe jsou po dobu trvání fázové odchylky odečítány v děliči 5. kmitočtu korekční impulsy, a sice polovičním kmitočtem, takže výsledná rychlost čítání vpřed čítače je proti původní rovněž poloviční, čímž se fázová odchylka časové základny od přijímaných dat sníží zhruba na polovinu původní velikosti. Při trvání odchylky se tato v následující periodě časové základny opět stejným způsobem koriguje.

Z děliče 5_ kmitočtu je na vstup 11 generátoru 1. kmitočtu přiváděn signál zpětné vazby, který zajištuje správnou fázi mezi signály na výstupu 013 generátoru 1_ kmitočtu a na synchronizačním výstupu 051 děliče 5 kmitočtu, potřebnou pro funkci odečítacího korekčního obvodu 4. Pokud fázová odchylka nepřekročí půl periody časové základny, obvod pro nastavení děli* ce se neuplatní.

Při si-ejné polaritě dvou a více za sebou jdoucích bitů v přijímaných datech /obr. 4/ pracuje odccítaci korekční obvod 4 obdobně, jako ve výše uvedeném případě /obr. 3/, avšak signál na jeho výstupu 042 udávající odchylku fáze, dosáhne délky půl periody časové základny, čímž uvede v činnost obvod 6 pro nastavení děliče. V tomto okamžiku totiž dosáhne čítač v v děliči 5 kmitočtu stavu 2^{n 2} _a signál na jeho výstupu 052 projde přes obvod 6 pro nastavení děliče jako nastavovací impuls na nastavovacím výstupu 061 do čítače v děliči _5 kmitočtu , ~n-l pro s tav 2

Signál, přicházející na referenční vstup 61 obvodu 6_ pro nastavení děliče, blokuje průchod impulsu na výstupu 052 děliče 5. kmitočtu před posledním odečítacím korekčním impulsem. Tímto způsobem je zajištěn stabilní kmitočet časové základny, daný signálem základního kmitočtu na výstupu 01] generátoru 1 kmitočtu v případě, že přijímaná data neobsahují přechod z logické nuly na logickou jedničku, případně z logické jedničky na logickou nulu, z kterého lze korekci časové základny odvodit.

Činnost zapojení je zřejmá z připojených časových diagramů dle obr. 2, 3, 4, kde A představuje zkrácení periody časové základny B, prodloužení periody časové základny, C přičtený korekční impuls a D odečítaný korekční impuls.

Vynález lze použít ve výpočetní a záznamové technice, v systémech pro synchronní přenos dat, například v příslušných měničích a adapterech.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Zapojení synchronizační jednotky pro fázové řízení hodinových impulsů časové základny, s generátorem kmitočtu, výběrovým obvodem, vyhodnocovacím obvodem a děličem kmitočtu, vyznačené tím, že první výstup /011/ generátoru /1/ kmitočtu je připojen na referenční vstup /34/ přičítacího korekčního obvodu /3/ a jeho druhý výstup /013/ na referenční vstup /44/ odečítacího korekčního obvodu /4/ a na referenční vstup /61/ obvodu /6/ pro nastavení děliče kmitočtu, skupina výstupů /012/ generátoru /1/ kmitočtu je připojena na skupinu vstupů /21/ výběrového obvodu /2/, jehož výstup /021/ je připojen na korekční vstup /31/ přičítacího korekčního obvodu /3/ a na korekční vstup /41/ odečítacího korekčního obvodu /4/, výstup /071/ vyhodnocovacího obvodu /7/ je připojen na datový vstup /32/ přičítacího korekčního obvodu /3/ a na datový vstup /42/ odečítacího korekčního obvodu /4/, jehož citaci výstup /041/ je připojen na druhý čítači vstup /52/ děliče /5/ kmitočtu, výstup /031/ přičítacího korekčního obvodu /3/ je připojen na první citaci vstup /51/ děliče /5/ kmitočtu, jehož nastavovací výstup /053/ je připojen na vstup /11/ generátoru /1/ kmitočtu, vyhodnocovací výstup /052/ děliče /5/ kmitočtu je připojen na první vyhodnocovací vstup /63/ obvodu /6/ pro nastavení děliče kmitočtu, nastavovací výstup /061/ obvodu /6/ pro nastaveni děliče kmitočtu je připojen na nastavovací vstup /53/ děliče /5/ kmitočtu, jehož synchronizační výstup /051/ je .připojen na hodinový vstup /33/ přičítacího korekčního obvodu /3/ na hodinový vstup /43/ odečítacího korekčního obvodu /4/, na synchronizační vstup /72/ vyhodnocovacího obvodu /7/ a tvoří současné výstup /081/ zapojení, vyhodnocovací výstup /042/ odečítacího korekčního obvodu /4/ je připojen na druhý vyhodnocovací vstup /62/ obvodu /6/ pro nastavení děliče kmitočtu, přičemž datový vstup /71/ vyhodnocovacího obvodu /7/ tvoří současné vstup /81/ zapojení.