CS251045B1 - Zapojeni pro rovnocenný čcaový přenos informaci skupině stykových interfejsových modulů zobrazovacích jednotek - Google Patents

Abstract

Obvod je vhodný pro indikaci a zobrazováni výstupních informaci z technologických řídicích systémů s volně programovatelnou strukturou. Podstata řešeni spočívá v tom, že skupina n zobrazovacích jednotek je pomoci svých stykových interfejsových modulů a prostřednictvím obousměrné datové řidiči a adresové sběrnice spojena s centrálním řadičem. Interfejeově moduly Jsou dále vzájemně spojeny tak, že fázovaci výstup k-tého stykového interfejsového modulu je spojen s rázovacim vstupem k + 1 ho stykového interfeJsového modulu. Každý stykový interfejsový modul sestává z časovaciho generátoru, taktovacibo generátoru, připojovacího obvodu, vyrovnávací paměti, generátoru symbolů a videoobvodu.

Description

Vynález se týká zapojení pro rovnocenný časový přenos informací skupině stykových interfejsových modulů zobrazováních jednotek.

Pro indikaci a zobrazování výstupních informací z technologických řídících systémů s volně programovatelnou strukturou se stále častěji používají výstupní obrazovková zařízení - televizní monitory a přijímače.

Každý z technologických řídících systémů s volně programovatelnou strukturou indikuje a zobrazuje výstupní informace na několika obrazovkových zařízeních s informacemi, které jsou v daném časovém období různé. Zobrazování výstupních informací je proto možné s použitím většího počtu obrazovkových zařízení připojených k centrálnímu řadiči řídícího systému prostřednictvím stykových interfejsových obvodů tak, že každé obrazovkové zařízení je připojeno jedním stykovým obvodem obsahujícím vyrovnávací paměť výstupních informací, připojovací obvody k interní systémové sběrnici řídicích a datových signálů a obvody transformace informací z vyrovnávací paměti přes generátor zobrazovaných symbolů do výstupního přizpůsobovacího zesilovače, řízené časovacími generátory tak, aby sigiály časovačích generátorů splňovaly podmínky správné funkce připojených obrazovkových zařízení,přičemž časovači generátory jsou řízeny autonomními taktovacími obvody, Taktovací obvody spolu s časovacími generátory jednotlivých stykových interfejsových obvodů pracují s dlouhodobou stabilitou danou přesností taktovacích

2S1 IMS obvodů vzájemně nezávisle, a tak dochází při přenosu informací do vyrovnávací paměti stykových interfejsových obvodů k náhodnému a časově nestálému prolínání povolené doby přenosu informace nutné k dodržení podmínek kvalitního nerušeného zobrazování na obrazovkových zařízeních v době neaktivního běhu paprsku po obrazovce, čímž dochází ke ztrátám strojního času centrálního řadiče řídícího systému a k nerovnoměrnému a k nerovnocennému časovému přenosu informací do vyrovnávacích pamětí stykových interfejsových obvodů obrazovkových zařízení·

Výše uvedené nevýhody odstraňuje zapojení pro rovnocenný časový přenos informací skupině stykových interfejsových modulů zobrazovacích jednotek podle vynálezu, jehož podstata spočívá v tom, že skupina n zobrazovacích jednotek je spojena a výstupy svých stykových interfejsových modulů, spojených vzájemně přes připojovací obvody a s centrálním řadičem prostřednictvím obousměrné datové sběrnice, obousměrné adresové sběrnice a obousměrné řídící sběrnice. Stykové interfejsové moduly jsou dále vzájemně spojeny tak, že fázovací výstup k-tého stykového interfejsového modulu je spojen s fázovacím vstupem k + 1 stykového interfejsového modulu· Každý stykový interfejsový modul sestává z časového generátoru, jehož první vstup je spojen s fázovacím vstupem a jehož první výstup je spojen s fázovacím výstupem stykového interfejsového modulu a jehož druhý vstup je spojen s výstupem taktovacího generátoru a jehož druhý výstup je spojen se vstupem připojovacího obvodu·

Výstup připojovacího obvodu je obousměrně spojen se vstupem vyrovnávací paměti* jejíž výstup je spojen s prvním vstupem generátoru symbolů. Druhý vstup generátoru symbolů je spojen s třetím výstupem časovacího generátoru, jehož čtvrtý výstup je spojen s prvním vstupem videoobvodu, jehož druhý vstup je spojen s výstupem generátoru symbolů. Výstup videoobvodu je spojen s výstupem stykového interfejsového modulu·

Příklad zapojení pro rovnocenný časový přenos informací skupině stykových interfejsových modulů zobrazovacích jednotek podle vynálezu je v blokovém schématu znázorněno na přiloženém výkresu·

Skupina n zobrazovacích jednotek ZJ^ až ZJ_n je spojems výstupy LOj- až L0_n svých stykových interfejsových modulů SM-^ až SM^ , spojených vzájemně přes připojovací obvody POj až Ρ0_β a s centr álním řadičem CR prostřednictvím obousměrné datové sběrnice LP .

251 045 obousměrné adresové sběrnice LA a obousměrné řídící sběrnice LC^ dále vzájemně spojených tak, že fázovací výstup FO každéh· stykového interfejsového modulu SM je spojen s fázovacím vstupem FI následujícího stykového interfejsového modulu.

Každý stykový interfejsový modul SM^ až SM& sestává z časovacíh· generátoru CG. jehož první vstup je spojen s fázovacím vstupem FI a jehož první výstup je spojen s fázovacím výstupem FO stykového interfejsového modulu SM. Druhý vstup časového generátoru CG je spojen s výstupem taktovacího generátoru G a jeho druhý výstup je spojen se vstupem připojovacího obvodu PO. Výstup připojovacího obvodu PO je obousměrně spojen se vstupem vyrovnávací paměti VP. jejíž výstup je spojen s prvním vstupem generátoru QS symbolů, jehož druhý vstup je spojen s třetím výstupem časovacího generátoru CG. Čtvrtý výstup časovacího generátoru CG je spojen s prvním vstupem videoobvodu VO, jehož druhý vstup je spojen s výstupem generátoru QS symbolů. Výstup videoobvodu VO je spojen s výstupem LO stykového interfejsového modulu SM.

Funkce zapojení pro rovnocenný časový přenos informací skupině stykových interfejsových modulů zobr^ovacích jednotek podle vynálezu je následující:

Časovači generátory CG řídící pohyb paprsku po obrazovce zobrazovací jednotky ZJ synchronně s adresováním vyrovnávací paměti VP a transformací informací generátoru GS symbolů jednotlivých stykových modulů SM podle taktovacího kmitočtu taktovacího generátoru G jsou vzájemně svázány vnějšími pomocnými signály na fázovacím vstupu FI a fázovacím výstupu FO tak, že přímé přivedení výstupního fázovacího signálu k-tého stykového interfejsového modulu SM^ na fázovací vstup FI k+l«ho stykového interfejsového modulu SM^-j. zajistí vzájemně konstantní časový rozdílový interval funkce časovačích generátorů CG_k a CG_k+·^ při řízení pohybu paprsků po obrazovkách zobrazovacích jednotek ZJ_k a ZJ^ přičemž časový rozdílový interval se rovná intervalu nečinného běhu paprsku v době vertikálního zatemněný a tím zajistí vzájemně rovnocenný časový přístup pro přenos informace do vyrovnávacích paměti VP přes připojovací obvody PO a sběrnice LA, LD a LC jejichž prostřednictvím centrální řadič CR dostane údaje e povolené době přenosu informace od jednotlivých stykových interfe jsových modulů SM-^ až Sl^ a behem poviené doby přenosu informace je prostřednictvím sb&rnic LA, LD a LC prováděn přenos informací centrálním řadičem CR

251 045 zpět do vyrovnávacích pamětí VP^ až VP_n stykových interfejsových modulů SM^ až SM&,

Vynález je založen na předpokladu, že pro zobrazování výstupních informací z řídícího systému s volně programovatelnou strukturou je použita zobrazovací jednotka ZJ s rozmítaným a modulovaným paprskem v rastru daném principy současné televizní techniky, kde rastr je tvořen rozmítáním paprsku v horizontálním směru a postupným posunem horizontálního rozmítání ve vertikálním, směru s jasovou modulací paprsky a že každý stykový modul SM řídící rozmítání a modulaci paprsku obsahuje vlastní obvody taktovacích generátorů G, časovačích generátorů CG, generátor OS aymbolů, vyrovnávací parně ΐ VP zobrazovaných informací, připojovací videoobvody VO, zobrazovací jednotky ZJ a připojovací obvody PO ke společným interním-systémovým sběrnicím datových signálů LP. adresovacích signálů LA a řídicích signálů LC řízených centrálním řadičem OR řídícího systému s volně programovatelnou strukturou*

Z principů televizní techniky lze odvodit-nejvýhodnější dobu pro přenos informací do vyrovnávacích pamětí VP, kterou je doba nečinného běhu paprsku po rastru ve vertikálním směri^ nazývaná dobou zatemněného vertikálního směru pohybu paprsku. Časovým vzájemným posunutím chodu časovačích generátorů CG^ až CG_n tak, že jejich, okamžité stavy budou vzájemně posunuty o dobu zatemněného vertikálního směru pohybu paprsku při zajištění vzájemného časového nepřekrývání se těchto dob u jednotlivých časovačích generátorů CG_t a tak je dosaženo seřazením dob zatemněného vertikálního směru pohybu paprsku za sebou propojením fázovacích výstupů a fázová cích vstupů a tím rovnoměrného rozdělení časového přístupu k přenosu informací do vyrovnávací paměti VP v povolené době přístupu nutné k nerušenému zobrazování a k snížení časových ztrát v řízení centrálního řadiče CR řídícího systému. Počet stykových interfejsových obvodu SM s vazbou fázovacími signály je omezen počtem časových intervalů doby zatemněného vertikálního směru pohybu paprsku, které lze v celočíselném násobku umístit do časového intervalu doby trvání pohybu paprsku ve vertikálním směru celého rastru.

Claims (1)

1. Zapojení pro rovnocenný časový přenos informací skupině stykových interfejsových modulů zobrazovacích jednotek^ vyznačené tím , že skupina n zobrazovacích jednotek /ZJ£ až ZJ_n/ je spojena s výstupy /LOj až LO_n/ svých stykových interfejsových modulů /SM^ až SM&/, spojených vzájemně přes připojovací obvody /POj až PO_n/ a θ centrálním řadičem /CR/ prostřednictvím obousměrné datové sběrnice /LD/, obousměrné adresové sběrnice /LA/ a obousměrné řídící sběrnice /LC/ * W· fázovací výstup /PO^/ k-tého stykového interfejsového modulu /SI/^/ je spojen s fázovacím vstupem k+l-ho stykového interfe jsového modulu přičemž každý stykový interfejsový modul /SM^ až Sl^/ sestává z časového generátoru /CG/, jehož první vstup je spojen s fázovacím vstupem /PI/ a jehož první výstup je spojen s fázovacím výstupem /PO/ éykového interfejsového modulu /SM/ a jehož druhý vstup je spojen s výstupem taktovacího. generátoru /G/ a jehož druhý výstup je spojen se vstupem připojovacího obvodu /PO/, jehož výstup je obousměrně spojen se vstupem vyrovnávací paměti /VP/ a výstup vyrovnávací paměti /VP/ je spojen s prvním vstupem generátoru /GS/ symbolů , jehož druhý vstup je spojen s třetím výstupem časovacího generátoru /CG/, jehož čtvrtý výstup je spojen s prvním vstupem videoobvodu /VO/, jehož druhý vstup je spojen s výstupem generátoru /GS/ symbolů' a výstup videoobvodu /VO/ je spojen s výstupem /LO/ stykového interfejsového modulu /SLI/.