CS245687B1 - Diagnostický a měřicí simulátor sběrnice - Google Patents

Diagnostický a měřicí simulátor sběrnice Download PDF

Info

Publication number
CS245687B1
CS245687B1 CS8410250A CS1025084A CS245687B1 CS 245687 B1 CS245687 B1 CS 245687B1 CS 8410250 A CS8410250 A CS 8410250A CS 1025084 A CS1025084 A CS 1025084A CS 245687 B1 CS245687 B1 CS 245687B1
Authority
CS
Czechoslovakia
Prior art keywords
bus
inputs
memory
control
outputs
Prior art date
Application number
CS8410250A
Other languages
English (en)
Other versions
CS1025084A1 (en
Inventor
Bohumil Mirtes
Oldrich Mirtes
Original Assignee
Bohumil Mirtes
Oldrich Mirtes
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bohumil Mirtes, Oldrich Mirtes filed Critical Bohumil Mirtes
Priority to CS8410250A priority Critical patent/CS245687B1/cs
Publication of CS1025084A1 publication Critical patent/CS1025084A1/cs
Publication of CS245687B1 publication Critical patent/CS245687B1/cs

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

Řešení se týká simulátoru, vybaveného procesorem s paměti, pro kontrolu, diagnostiku a proměřování funkci vstupních/výstupních/řídiclch sběrnic počítačů. Simulátor může být samostatným, velmi levným, ale vysoce účinným a rychlým zařízením, nebo může sloužit k připojení sběrnic· jednoho nebo několika typů k volitelnému univerzálnímu počítači, minipočítači nebo alkropoSitaCi. Zvláět výhodné je jeho využití pro mezinárodně standardizované sběrnice, jakými je zejména kanál počítačů JSEP, nebo sběrnice IMS-2. Podstata řeěení je v přihlášce definována v pěti bodech definice doplněných čtyřmi obrázky. Z těchto obrábků řešení nejlépe charakterizují obr. 1 a 2,

Description

(54) Diagnostický a měřicí simulátor sběrnice
Řešení se týká simulátoru, vybaveného procesorem s paměti, pro kontrolu, diagnostiku a proměřování funkci vstupních/výstupních/řídiclch sběrnic počítačů. Simulátor může být samostatným, velmi levným, ale vysoce účinným a rychlým zařízením, nebo může sloužit k připojení sběrnic· jednoho nebo několika typů k volitelnému univerzálnímu počítači, minipočítači nebo alkropoSitaCi. Zvláět výhodné je jeho využití pro mezinárodně standardizované sběrnice, jakými je zejména kanál počítačů JSEP, nebo sběrnice IMS-2. Podstata řeěení je v přihlášce definována v pěti bodech definice doplněných čtyřmi obrázky. Z těchto obrábků řešení nejlépe charakterizují obr. 1 a 2,
obr. 1
Vynález se týká diagnostického a měřicího simulátoru sběrnice volitelného typu určeném ho ke kontrole, diagnostice a měření řídicích jednotek zařízení k zvolené sběrnici připojených.
Dosud známé uspořádání a zapojení simulátorů sběrnic, pokud takové simulátory vůbec existují pro uvažovaný typ sběrnice, jsou buď řešena na principech pevně zapojené logiky a složitých soustav přepínačích, spínacích a rozpínacích prvků vylučujících vytváření souvislého rychlého sledu zadáváni a/nebo saznamenávánl informačních a řídicích dat, nebo vyžadují ke své funkci neúnosně nákladný počítač, který sám o sobě také není schopen souvislé extrémně rychlé činnoati.
Tyto nedostatky jsou odstraněny diagnostictym a měřicím simulátorem sběrnice podle vynálezu, sestóvajím z koncové logiky sběrnice, z ovládací a indikační soustavy, jehož podstata spočívá v tom, že na informační vstupy procesoru je připojeno výstupní vedení koncové logiky sběrnice, výstupní vedeni paměti a výstupní vedení ovládací a indikační soustavy, že k výstupům procesoru vede vstupní vedení koncové logiky sběrnice, vstupní vedení ovládací a indikační soustavy a vstupní vedení paměti.
Podle jedné z možných variant diagnostického a měřicího simulátoru sběrnice je součástí koncová logiky sběrnice přijímací a vysílací aouatava připojené svými prvními vstupy k vstupnímu vedení koncové logiky sběrnice, svými druhými vstupy k výstupům paměíové soustavy, jež je další součástí koncové logiky sběrnice připojenou svými vstupy k vstupnímu vedení koncové logiky sběrnice.
V jiné variantě ja aoučáatí ovládací a indikační soustavy pole světelných ukazatelů s budicí logikou připojenou svými vstupy k vstupnímu vedení a pole tlačítek připojených prostřednictvím snímací logiky s výstupy k výstupnímu vedení ovládací a indikační soustavy.
V dalěl variantě jsou součástí ovládací a indikační soustavy sběrnicové obvody připojené svými vstupy k vstupnímu vedení a svými výstupy k výstupnímu vedení ovládací a indikační soustavy a svými sběrnicovýml vstupy/výstupy k sběrnici nadřazeného počítače.
V dalěí variantě je paměí procesoru složena z pevné paměti připojené svými adresovými vstupy k adresové Sásti výstupního vedeni procesoru a svými výstupy k výstupnímu vedení paměti a z čtecí a .zápisové paměti připojené svými adresovými vstupy k adresové části výstup, ního vedení procesoru, svými informačními vstupy k datové části výstupního vsdsni procesoru a svými výstupy k výstupnímu vedení paměti.
Předností uvedeného uspořádání a zapojeni diagnostického e měřicího simulátoru sběrnice jsou kromě podstatně zjednodušené struktury simulátoru, možnost vytváření extrémně rychlých a dlouhých sledů činnosti sběrnice, možnost přesného měření délky signálových sledů a dob reakce kontrolovaných zařízení k sběrnici připojených, záznam postupu.činnosti těchto zařízení, volitelnost funkcí i typu řízené nebo kontrolované sběrnice a možnost spojení simulátoru a nadřazeným počítačem.
Příklady možného provedení simulátoru sběrnice podle vynálezu jsou znázorněny na připojených výkresech, kds obr. 1 znázorňuje základní strukturu simulátoru, obr. 2 znázorňuje základní strukturu koncové logiky sběrnice, jež je jednou ze základních Sásti simulátoru, obr. 3 znázorňuje základní strukturu ovládací a indikační soustavy a obr. 4 znázorňuje příklad složitější struktury paměti procesoru.
Základní strukturu diagnostického a měřicího simulátoru sběrnice znázorňuje obr. 1. Simulátor se skládá z koncové logiky 2 sběrnice £, již simuluje, z procesoru £ s pamětí £ a z ovládací a indikační soustavy £. Tyto (Jásti jsou navzájem propojeny tak, že jejich výstupní vedení £0, ££ a £2 jsou připojena k informačním vstupům 31 procesoru £ a jejich vstupní vedení ££, 13 a 51 jsou připojena k výstupům 32 procesoru £. Součástí ovládací a indikační soustavy £ je pole světelných ukazatelů a tlačítek 6 a sběrniccvé obvody, zprostředkující spojení simulátoru se sběrnicí 8 nadřazeného počítače. Podrobnější zapojení pole 6 je znázorněno na obr. 3.
Podle obr. 2 jsou základní součástí koncové logiky 2 sběrnice £ přijímací a vysílací soustava 21 a paměíová soustava 22. Přijímací soustava je připojena svými prvními vstupy
211 k vstupnímu a vysílacímu vadění koncové logiky 2 sběrnice £, svými druhými vstupy
212 k výstupům 222 paměíové soustavy 22. jejíž vstupy 221 jsou připojeny k vstupnímu vedení 11. a svými výstupy 210 k výstupnímu vedení 10 koncová logiky 2. Delší vetupý/výstupy přijímací a vysílací soustavy 21 jsou přirozeně připojeny k příslušným vodičům sběrnice £.
Podle obr. 3 je pole 6 světelných, ukazatelů 61 a tlačítek 62 zapojeno tak, že světelné ukazatele 61 jsou připojeny přes budicí logiku 63 k vstupnímu vedení £2 a pole tlačítek 62 přes snímací obvody 64 k.výstupnímu vedení 12 ovládací a indikační soustavy £..
Paměl 2 procesoru £ může být podle obr. 4 složena z pevné paměti ££ a ze čtecí/zápisové paměti 50. pevné paměti mohou být vloženy ověřené kontrolní, diagnostické a měřicí programy pro určitá zařízení připojené ke sběrnici £; v tomto případě slouží čtecl/zápisová pamět k záznamu snímaných dat a signálů sběrnice a navíc popřípadě k ověřování připravovaných programů.
Uspořádání a zapojení diagnostického a měřicího simulátoru sběrnice podle vynálezu je možno s výše uvedenými výhodami využít ke kontrole a proměřování řídicích jednotek vnějších zařízení počítačů určených pro připojení ke sběrnici k jejíž diagnostice a měření je simulátor určen. ZviáSÍ výhodné je jeho využití v případně mezinárodně standardizovaných vstupních/výstupních/řldiclch sběrnic, jakou je zejména kanál počítačů JSEP a a sběrnice IMS-2.

Claims (5)

  1. PftEDMĚT VYNÁLEZU
    1. Diagnostický a měřicí simulátor sběrnice sestávající z koncové logiky sběrnice a z ovládací a indikační soustavy, vyznačují se tím, že na informační vstupy (31) procesoru (3) je připojeno výstupní vedeni (10) koncové logiky (2) sběrnice (1), výstúpní vedení (52) paměti (5) a současně výstupní vedení (12) ovládací a indikační soustavy (4), přičemž k výstupům (32) procesoru (3) je připojeno vstupní vedsní (11) koncová logiky (2) sběrnice (1), vstupní vedení (13) ovládací a indikační soustavy (4) a současně vstupní vedení (51) paměti (5).
  2. 2. Diagnostický a měřicí simulátor sběrnice dle bodu 1, vyznačující se tlm, že součásti koncové logiky (2) sběrnice (1) je přijímací a vysílací soustava (21) připojená svými prvními vstupy (211) k. vstupnímu vedení (11) koncové logiky (2) sběrnice (1), a svými druhými vstupy (212) k výstupům (222) paměíové soustavy (22), jež je další součástí koncové logiky (2) sběrnice (1) připojenou svými vstupy (221) k vstupnímu vedeni (11) koncové logiky (2) sběrnice (1).
  3. 3. Diagnostický a měřicí simulátor sběrnice dle bodů 1 a 2, vyznačující ae tím, še součástí ovládací a indikační soustavy (4) je pole (6) světelných ukazatelů (61) a budicí logikou (63) připojenou svými vstupy (41) k vstupnímu vedeni (13) ovládací a indikační soustavy (4) a pole tlačítek (62) připojených prostřednictvím snímací logiky (64) s výstupy (42) k výstupnímu vedení (12) ovládací a indikační soustavy (4).
  4. 4. Diagnostický a měřicí simulátor sběrnice dle bodů 1 až 3i vyznačující se tim, že součástí ovládací a indikační soustavy (4) jsou aběrnicová obvody (7) připojené svými vstupy (71) k vstupnímu vedení (13) a svými výstupy (72) k výstupnímu vedení (12) ovládací a indikační soustavy (4) a svými sběrnicovými vstupy/výstupy (70) k sběrnici (8) nadřazeného počítače^
    245687 4
  5. 5. Diagnostický aměřicí simulátor sběrnice podle bodů 1 až 4, vyznačující se tím že paměí (5) sestává z pevná paměti (51) připojené svými adresovými vstupy k adresové části (34) výstupního vedeni (33) připojeného k výstupům (32) procesoru (3) a svými výstupy (512) k výstupnímu vedeni (52) paměti (5) a z čtecí/zápisové paměti (50) připojené svými adresovými vstupy (501) k adresové části (34) výstupního vedení (33) procesoru (3), svými informačními vstupy (502) k datové části (35) výstupního vedení /33) procesoru (3) a svými výstupy (502) k výstupnímu vedení (52) paměti (5).
CS8410250A 1984-12-21 1984-12-21 Diagnostický a měřicí simulátor sběrnice CS245687B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS8410250A CS245687B1 (cs) 1984-12-21 1984-12-21 Diagnostický a měřicí simulátor sběrnice

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS8410250A CS245687B1 (cs) 1984-12-21 1984-12-21 Diagnostický a měřicí simulátor sběrnice

Publications (2)

Publication Number Publication Date
CS1025084A1 CS1025084A1 (en) 1985-08-15
CS245687B1 true CS245687B1 (cs) 1986-10-16

Family

ID=5448440

Family Applications (1)

Application Number Title Priority Date Filing Date
CS8410250A CS245687B1 (cs) 1984-12-21 1984-12-21 Diagnostický a měřicí simulátor sběrnice

Country Status (1)

Country Link
CS (1) CS245687B1 (cs)

Also Published As

Publication number Publication date
CS1025084A1 (en) 1985-08-15

Similar Documents

Publication Publication Date Title
EP0056895B1 (en) Automatic test system
US5343478A (en) Computer system configuration via test bus
US4397021A (en) Multi-processor automatic test system
JPH035626B2 (cs)
KR870000114B1 (ko) 데이타 처리 시스템
US6311303B1 (en) Monitor port with selectable trace support
CS245687B1 (cs) Diagnostický a měřicí simulátor sběrnice
KR880001648B1 (ko) 수치제어장치
JPH11282709A (ja) インサーキットエミュレータ
JP3209758B2 (ja) データ処理システム及びその自己検査制御方法
JP2580558B2 (ja) インタフェース装置
CN221148817U (zh) 一种航电产品综合离散量测量系统
JP2710777B2 (ja) 中間制御装置のテスト回路
KR910000152Y1 (ko) 자기테이프의 오버런/언더런 데이터에러 검출회로
EP0087314B1 (en) Diagnostic system in a data processor
JPH0530197Y2 (cs)
KR940001558B1 (ko) 프로세스가 있는 보오드의 상태 추적장치
CN116047278A (zh) 一种fpga逻辑并行加载电路故障诊断系统及方法
JPS6032213B2 (ja) 論理装置の診断方式
SU947863A1 (ru) Устройство дл контрол и диагностики логических узлов
SU1151977A1 (ru) Устройство дл ввода информации
KR930014012A (ko) Scsi 호스트 아답터의 모듈별 진단 방법
SU710045A1 (ru) Система контрол логических схем
KR100188685B1 (ko) 컴팩트 디스크 드라이브의 하드웨어 검사 방법
SU1290333A1 (ru) Устройство дл контрол цифровых блоков