CS263256B1 - Zapojení pro diagnostiku aproximačního převodníku napětí — číslo - Google Patents

Abstract

Řešení se týká zapojení pro diagnostiku aproximačního převodníku napětí - číslo v měřicí technice, využívající řízení a vyhodnocení pomocí mikropočítače. Zapojení umožňuje lokalizovat závadu v přenosových cestách analogového sběru dat a vyhodnocením předpokládané a skutečné odezvy určit vadný blok. Podstata řešení spočívá ve vytvoření sítě klopných obvodů, hradel, spínačů a generátoru řídicích signálů, který ovládá dílčí signálové cesty a umožňuje prověření jejich činnosti.

Description

Vynález se týká zapojení pro diagnostiku aproximačního převodníku napětí - číslo, dále A/Č, ve sběrnicové struktuře přenosu dat a řídicích signálů.

Dosud známá zapojení využívají aproximačního převodníku A/Č sestávajícího z kompaktního modulu, který na povel start převodu vygeneruje ve výstupním registru odpovídající číselný kód s ohlášením konce převodu. Obvodové řešení sestává z bloků tvořených klopnými obvody, posuvnými registry, aproximačními registry, vyrovnávacími pamětmi a komparátory, které mohou být zdrojem poruch. Jejich lokalizace, popřípadě rychlé ověřeni správné činnosti je při oživení a vyhledávání závady obtížné vzhledem ke komplikovaným vazbám uvnitř modulu.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, sestávající z procesoru, dekodéru, posuvného registru, střadačů, hradel, klopných obvodů, analogového spínače, zesilovače a převodníku A/Č, jehož podstata spočívá v tom, že skupinový adresový výstup procesoru je připojen na vstup dekodéru, jehož výstup je připojen na startovací vstup analogo- čísličové ho převodníku a zároveň na zápisový vstup střadače, jehož datový vstup vede na skupinový datový vstup/výstup precesoru, a jehož výstup je připojen na ovládací vstup spínače, jehož další vstup je připojen na výstup referenčního napětí analogo-číslicového převdoníku a současně jeho výstup vede na vstup zesilovače, jehož výstup je připojen do analogového vstupu analogo-číslicového převodníku, zatímco další výstup dekodéru je připojen na vstup hradla, jehož druhý vstup je připojen na hodinový výstup analogo-číslicového převodníku a jehož výstup je připojen na hodinový výstup posuvného registru, přičemž datový výstup analogo-čislicového převodníku je připojen na vstup blokovacího klopného obvodu, na jehož vstup je připojen výstup dekodéru a jehož výstup je připojen na první datový vstup posuvného registru, přičemž jeho druhý datový vstup je spojen s výstupem klopného obvodu, jehož vstup je připojen na výstup dekodéru a vstup je připojen na výstup dekodéru, zatímco výstup z posuvného registru je připojen na datový vstup střadače, jehož zápisový vstup je připojen na výstup hradla, jehož vstup je připojen na výstup dekodéru a jehož vstup je připojen na výstup ukončeni konverze analogo-číslicového převodníku, a přitom čtecí vstup střadače je připojen na další výstup dekodéru a výstup střadače je připojen na skupinový datový vstup/výstup procesoru.

Nových účinků dosahuje zapojení podle vynálezu, které pomocí obvodu generátoru testovacích signálů a klopných obvodů přepíná přenosové cesty čisličových signálů, a tím umožňuje zjištění vadného bloku v této cestě. Dále spíná na analogové straně převodníku známé referenční napětí, čímž umožní diagnostiku celého modulu převodníku A/Č včetně přenosu dat.

Pomocí výstupů z dekodéru je tímto zapojením umožněno ovládat ostatní popsané bloky tak, aby bylo možno prověřit všechny signálové cesty, simulovat čísličové výstupy A/Č převodníku a posléze sepnutím referenčního napětí ověřit správnou činnost celého modulu, pod kontrolou procesoru, který ovládá postupně jednotlivé signálové cesty a vyhodnocením dat z výstupního střadače umožňuje lokalizaci poruchy.

Příklad zapojení je na připojeném výkresu. Procesorem 1_ je například mikroprocesor. Dekodér 2 je typem dekodéru 1 z n. Převodník 3 A/Č je aproximační typ převodníku se sériovým vstupem dat. Střídače 4 a 12 jsou typem vyrovnávací paměti, tvořené registry nebo klopnými obvody. Spínač !> je analogový spínač. Zesilovač 6 je přístrojový analogový zesilovač. Hradla 2 a 10 jsou například hradla typu NAND. Klopný obvod 2 í^e tvořen například klopným obvodem typu R-S. Posuvný registr 11 má sériový datový vstup, hodinový vstup a paralelní výstup. Blokovací klopný obvod 2 umožňuje buá průchod signálu, nebo nastavení výstupu do zvolené logické úrovně.

Skupinový adresový výstup 011 procesoru je připojen na vstup dekodéru 2» jehož výstup 21 je připojen na čtecí, vstup 122 výstupního střadače 12, jehož výstup 124 je připojen na skupinový datový vstup/výstup 012 procesoru 2· Další výstup 22 dekodéru 2 je připojen na vstup 71 hradla 2> jehož výstup 73 je připojen na zípisový vstup 123 výstupního střadače 12. Jeho datový vstup 121 je připojen na výstup 114 posuvného registru 11, jehož datové lt vstupy 111 a 112 jsou připojeny na výstupy 83 a 93 klopných obvodů 8 a 9 a hodinový vstup 113 posuvného registru 11 je připojen na výstup 103 hodinového hradla 10. Výstup 31 ukončení konverze převodníku 3 A/Č je připojen na vstup 72 zápisového hradla 7, datový výstup 32 převodníku 3. A/Č je připojen na vstup 92 blokovacího klopného obvodu 2» jehož druhý vstup 91 je připojen na výstup 25 dekodéru 2. Hodinový výstup 33 převodníku 2 A/Č je připojen na vstup 102 hodinového hradla 10, jehož vstup 101 je připojen na výstup 26 dekodéru 2·

DalSÍ výstupy 23 a 24 dekodéru 2 jsou připojeny na vstupy 81 a 82 klopného obvodu 8, zatímco výstup 27 dekodéru 2_ je připojen jednak na startovací vstup 36 převodníku 2 A/Č a jednak na zápisový vstup 41 vstupního střídače £, jehož datový vstup 42 je připojena na datový vstup/výstup 012 procesoru 2 a jehož výstup 43 je připojen na vstup 51 spínače 5, jehož vstup 52 je připojen na referenční výstup 35 převodníku 2 A/Č a jehož výstup 53 je připojen na vstup 61 zesilovače 2» jehož výstup 62 je připojen na analogový vstup 34 převodníku 2 A/Č.

Zapojení podle vynálezu funguje následujícím způsobem.

Zdrojem informace je výstupní střadač 12, který pomocí svého zápisového vstupu 123 zaznamená data z posuvného registru 21· Klopné obvody 2 ^a 1 umožňují nastavení posuvného registru 11 v součinnosti s hodinovým hradlem 10 ovládaným z dekodéru 2. Srovnáním nastavené binární informace a přečtené procesorem 2 je provedené ověření činnosti posuvného registru 11, výstupního střadače 12, skupinového datového vstupu/výstupu 012. Sl ed výstupních pulsů dekodéru 2 je v další fázi řízen tak, že je nastartován převod převodníku 2 A/Č s připojením výstupu 35 referenčního napětí na analogový vstup 34 převodníku 2 A/Č v součinnosti se spínačem 2 ^a zesilovačem 2· Blokovací klopný obvod 2 ^v tomto modu přenáší data z datového výstupu 32 na datový vstup 112 posuvného registru 21· Srovnáním převedených dat s referenčním procesorem 2 j® provedena kontrola bloků převodníku 2 A/Č, vstupního střadače 4, spínače 5 a zesilovače 2· Další mody souvisí s časováním výstupních pulsů dekodéru 2 ^a jsou vhodné například pro dílenské testování odezev pomocí osciloskopu na výstupech jednotlivých bloků.

Výhoda tohoto zapojení spočívá ve vytvoření jednoduché sítě klopných obvodů, hradel, spínačů a generátoru řidičích signálů, čímž je umožněno pomocí procesoru vyhodnotit činnost jednotlivých signálových cest.

Zapojení dle vynálezu se dále vyznačuje vyššími účinky tehdy, lez-li využít procesoru již v zabudovaném zařízení a periférií tohoto systému pro zobrazeni identifikované závady. Využití je zejména v měřicích ústřednách, v automatizovaných laboratorních systémech a v převodnících analogových dat v regulační technice.

Claims (1)

1. Zapojení pro diagnostiku aproximačního převodníku napětí - číslo s přenosem dat, sestávající z procesoru, dekodéru, posuvného registru, střadačů, hradel, klopných obvodů, analogového spínače, zesilovače a analogo-číslicového převodníku, vyznačující se tlm, že skupinový adresový výstup (011) procesoru (1) je připojen vstup (28) dekodéru (2), jehož výstup (27) je připojen na startovací vstup (36) analog-číslicového převodníku (3), a zároveň na zápisový vstup (41), vstupního střadače (4), jehož datový vstup (42) je připojen na skupunový datový vstup/výstup (012) procesoru (1), a jehož výstup (43) je připojen na ovládací vstup (51) spínače (5), jehož vstup (52, je připojen na výstup (35) referenčního napětí analog-číslicového převodníku (3), a současně jeho výstup (53) je připojen na vstup (61) zesilovače (6), jehož výstup (62, je připojen k analogovému vstupu (34) analog-číslicového převodníku (3), zatímco výstup (26) dekodéru (2) je připojen na vstup (101) hodinového hradla (10), jehož druhý vstup (102) je připojen na hodinový výstup (33, analog-číslicového převodníku (3) a jehož výstup (103) je připojen na hodinový vstup (113) posuvného registru (11) , přičemž datový výstup (32) analog-číslicového převodníku (3) je připojen na vstup (92) blokovacího klopného obvodu (9), na jehož vstup (91) je připojen výstup (25) dekodéru (2) a jehož výstup (93) je připojen na první datový vstup (112) posuvného registru (11), přičemž jeho druhý datový vstup (111) je spojen s výstupem (83) klopného obvodu (8), jehož vstup (81) je připojen na výstup (23) dekodéru (2) a vstup (82) je připojen na výstup (24) dekodéru (2), zatímco výstup z posuvného registru (114) je připojen na datový vstup (121), výstupního střadače (12), jehož zápisový vstup (123) je připojen na výstup (73) zápisového hradla (7), jehož vstup (71) je připojen na výstup (22) dekodéru (2) a jehož vstup (72) je připojen na výstup (31) ukončení konverze analogo-číslicového převodníku (3), a přitom čtecí vstup (122) výstupního střadače (12) je připojen na výstup (21, dekodéru (2) a výstup (124) střadače (12) je připojen na skupinový datový vstup/výstup (012) procesoru (1).