CS263256B1

CS263256B1 - Wiring for diagnostics of approximation voltage - number converter

Info

Publication number: CS263256B1
Application number: CS86250A
Authority: CS
Inventors: Libor Ing Pavel; Miroslav Ing Franc
Original assignee: Libor Ing Pavel; Franc Miroslav
Priority date: 1986-01-13
Filing date: 1986-01-13
Publication date: 1989-04-14
Also published as: CS25086A1

Abstract

Řešení se týká zapojení pro diagnostiku aproximačního převodníku napětí - číslo v měřicí technice, využívající řízení a vyhodnocení pomocí mikropočítače. Zapojení umožňuje lokalizovat závadu v přenosových cestách analogového sběru dat a vyhodnocením předpokládané a skutečné odezvy určit vadný blok. Podstata řešení spočívá ve vytvoření sítě klopných obvodů, hradel, spínačů a generátoru řídicích signálů, který ovládá dílčí signálové cesty a umožňuje prověření jejich činnosti.The solution concerns a circuit for diagnosing an approximation voltage-number converter in measurement technology, using control and evaluation by a microcomputer. The circuit allows to localize a fault in the transmission paths of analog data acquisition and to determine the faulty block by evaluating the expected and actual response. The essence of the solution lies in creating a network of flip-flops, gates, switches and a control signal generator, which controls the partial signal paths and allows to check their operation.

Description

Vynález se týká zapojení pro diagnostiku aproximačního převodníku napětí - číslo, dále A/Č, ve sběrnicové struktuře přenosu dat a řídicích signálů.The invention relates to a circuit for diagnosing an approximation voltage-to-number converter, further A / C, in the bus structure of data transmission and control signals.

Dosud známá zapojení využívají aproximačního převodníku A/Č sestávajícího z kompaktního modulu, který na povel start převodu vygeneruje ve výstupním registru odpovídající číselný kód s ohlášením konce převodu. Obvodové řešení sestává z bloků tvořených klopnými obvody, posuvnými registry, aproximačními registry, vyrovnávacími pamětmi a komparátory, které mohou být zdrojem poruch. Jejich lokalizace, popřípadě rychlé ověřeni správné činnosti je při oživení a vyhledávání závady obtížné vzhledem ke komplikovaným vazbám uvnitř modulu.The known circuits utilize an A / C convertor consisting of a compact module that generates a corresponding numerical code in the output register on the command of the start of the conversion, indicating the end of the conversion. The circuit solution consists of blocks consisting of flip-flops, shift registers, approximation registers, buffers and comparators, which can be a source of faults. Their localization or quick verification of correct operation is difficult during recovery and troubleshooting due to complicated links inside the module.

Uvedené nevýhody odstraňuje zapojení podle vynálezu, sestávající z procesoru, dekodéru, posuvného registru, střadačů, hradel, klopných obvodů, analogového spínače, zesilovače a převodníku A/Č, jehož podstata spočívá v tom, že skupinový adresový výstup procesoru je připojen na vstup dekodéru, jehož výstup je připojen na startovací vstup analogo- čísličové ho převodníku a zároveň na zápisový vstup střadače, jehož datový vstup vede na skupinový datový vstup/výstup precesoru, a jehož výstup je připojen na ovládací vstup spínače, jehož další vstup je připojen na výstup referenčního napětí analogo-číslicového převdoníku a současně jeho výstup vede na vstup zesilovače, jehož výstup je připojen do analogového vstupu analogo-číslicového převodníku, zatímco další výstup dekodéru je připojen na vstup hradla, jehož druhý vstup je připojen na hodinový výstup analogo-číslicového převodníku a jehož výstup je připojen na hodinový výstup posuvného registru, přičemž datový výstup analogo-čislicového převodníku je připojen na vstup blokovacího klopného obvodu, na jehož vstup je připojen výstup dekodéru a jehož výstup je připojen na první datový vstup posuvného registru, přičemž jeho druhý datový vstup je spojen s výstupem klopného obvodu, jehož vstup je připojen na výstup dekodéru a vstup je připojen na výstup dekodéru, zatímco výstup z posuvného registru je připojen na datový vstup střadače, jehož zápisový vstup je připojen na výstup hradla, jehož vstup je připojen na výstup dekodéru a jehož vstup je připojen na výstup ukončeni konverze analogo-číslicového převodníku, a přitom čtecí vstup střadače je připojen na další výstup dekodéru a výstup střadače je připojen na skupinový datový vstup/výstup procesoru.These disadvantages are eliminated by the circuit according to the invention consisting of a processor, a decoder, a shift register, a latch, a gate, a flip-flop, an analog switch, an amplifier and an A / C converter, which consists in the group address output of the processor connected to the decoder input. whose output is connected to the start input of the analog-to-digital converter and also to the write input of the inverter, whose data input leads to the group data input / output of the precursor, and whose output is connected to the control input of the switch the analog-to-digital converter and its output is connected to an amplifier input whose output is connected to the analog-to-analog converter input, while the other output of the decoder is connected to the gate input whose second input is to the analog-to-digital converter clock output. the output is connected to the clock output of the shift register, the data output of the analog-to-digital converter is connected to the input of the blocking flip-flop, to which the decoder output is connected and whose output is connected to the first data input of the shift register; with a flip-flop output whose input is connected to the decoder output and the input is connected to the decoder output, while the shift register output is connected to the data input of the inverter, whose write input is connected to the gate output, whose input is connected to the decoder output the input is connected to the analog-to-digital converter conversion termination output, whereby the reader input input is connected to the next decoder output and the inverter output is connected to the group data input / output of the processor.

Nových účinků dosahuje zapojení podle vynálezu, které pomocí obvodu generátoru testovacích signálů a klopných obvodů přepíná přenosové cesty čisličových signálů, a tím umožňuje zjištění vadného bloku v této cestě. Dále spíná na analogové straně převodníku známé referenční napětí, čímž umožní diagnostiku celého modulu převodníku A/Č včetně přenosu dat.A novel effect is achieved by the circuitry according to the invention which, by means of the test signal generator circuit and the flip-flop circuit, switches the digital signal transmission paths and thus enables the detection of a defective block in this path. It also switches the known reference voltage on the analog side of the converter, thus enabling the diagnostics of the entire A / C converter module including data transmission.

Pomocí výstupů z dekodéru je tímto zapojením umožněno ovládat ostatní popsané bloky tak, aby bylo možno prověřit všechny signálové cesty, simulovat čísličové výstupy A/Č převodníku a posléze sepnutím referenčního napětí ověřit správnou činnost celého modulu, pod kontrolou procesoru, který ovládá postupně jednotlivé signálové cesty a vyhodnocením dat z výstupního střadače umožňuje lokalizaci poruchy.Using the outputs from the decoder, this connection allows to control the other blocks described so that all signal paths can be checked, the digital outputs of the A / C converter can be simulated and then the reference voltage is verified by the processor controlling the individual signal paths. and evaluating the data from the output inverter enables fault location.

Příklad zapojení je na připojeném výkresu. Procesorem 1_ je například mikroprocesor. Dekodér 2 je typem dekodéru 1 z n. Převodník 3 A/Č je aproximační typ převodníku se sériovým vstupem dat. Střídače 4 a 12 jsou typem vyrovnávací paměti, tvořené registry nebo klopnými obvody. Spínač !> je analogový spínač. Zesilovač 6 je přístrojový analogový zesilovač. Hradla 2 a 10 jsou například hradla typu NAND. Klopný obvod 2 í^e tvořen například klopným obvodem typu R-S. Posuvný registr 11 má sériový datový vstup, hodinový vstup a paralelní výstup. Blokovací klopný obvod 2 umožňuje buá průchod signálu, nebo nastavení výstupu do zvolené logické úrovně.An example of wiring is in the attached drawing. The processor 7 is, for example, a microprocessor. Decoder 2 is a type of decoder 1 of n. Converter 3 A / C is an approximation type of converter with serial data input. The inverters 4 and 12 are a type of buffer consisting of registers or flip-flops. Switch!> Is an analog switch. Amplifier 6 is an instrument analog amplifier. For example, gates 2 and 10 are NAND gates. The latch circuit 2 s ^e formed, for example an RS flip-flop circuit. Shift register 11 has a serial data input, a clock input, and a parallel output. The blocking flip-flop 2 allows either the signal to pass or the output to be set to the selected logic level.

Skupinový adresový výstup 011 procesoru je připojen na vstup dekodéru 2» jehož výstup 21 je připojen na čtecí, vstup 122 výstupního střadače 12, jehož výstup 124 je připojen na skupinový datový vstup/výstup 012 procesoru 2· Další výstup 22 dekodéru 2 je připojen na vstup 71 hradla 2> jehož výstup 73 je připojen na zípisový vstup 123 výstupního střadače 12. Jeho datový vstup 121 je připojen na výstup 114 posuvného registru 11, jehož datové lt vstupy 111 a 112 jsou připojeny na výstupy 83 a 93 klopných obvodů 8 a 9 a hodinový vstup 113 posuvného registru 11 je připojen na výstup 103 hodinového hradla 10. Výstup 31 ukončení konverze převodníku 3 A/Č je připojen na vstup 72 zápisového hradla 7, datový výstup 32 převodníku 3. A/Č je připojen na vstup 92 blokovacího klopného obvodu 2» jehož druhý vstup 91 je připojen na výstup 25 dekodéru 2. Hodinový výstup 33 převodníku 2 A/Č je připojen na vstup 102 hodinového hradla 10, jehož vstup 101 je připojen na výstup 26 dekodéru 2·The group address output 011 of the processor is connected to the input of the decoder 2, whose output 21 is connected to the read, input 122 of the output inverter 12, whose output 124 is connected to the group data input / output 012 of the processor 2. Its data input 121 is connected to the output 114 of the shift register 11, whose data inputs 111 and 112 are connected to the outputs 83 and 93 of the flip-flops 8 and 9, and clock input 113 of shift register 11 is connected to output 103 of clock gate 10. Output 31 of converter A / C converter conversion output 31 is connected to input gate 72 of write gate 7, data output 32 of converter 3. A / C is connected to input 92 of latching flip-flop 2 »whose second input 91 is connected to output 25 of decoder 2. Clock output 33 of converter 2 A / C is connected to input 102 gate 10, whose input 101 is connected to output 26 of decoder 2;

DalSÍ výstupy 23 a 24 dekodéru 2 jsou připojeny na vstupy 81 a 82 klopného obvodu 8, zatímco výstup 27 dekodéru 2_ je připojen jednak na startovací vstup 36 převodníku 2 A/Č a jednak na zápisový vstup 41 vstupního střídače £, jehož datový vstup 42 je připojena na datový vstup/výstup 012 procesoru 2 a jehož výstup 43 je připojen na vstup 51 spínače 5, jehož vstup 52 je připojen na referenční výstup 35 převodníku 2 A/Č a jehož výstup 53 je připojen na vstup 61 zesilovače 2» jehož výstup 62 je připojen na analogový vstup 34 převodníku 2 A/Č.The other outputs 23 and 24 of the decoder 2 are connected to the inputs 81 and 82 of the flip-flop 8, while the output 27 of the decoder 2 is connected both to the start input 36 of the A / C converter and to the input 41 of the input inverter. connected to data input / output 012 of processor 2 and whose output 43 is connected to input 51 of switch 5, whose input 52 is connected to reference output 35 of converter 2 A / C and whose output 53 is connected to input 61 of amplifier 2 »whose output 62 it is connected to analog input 34 of converter 2 A / Č.

Zapojení podle vynálezu funguje následujícím způsobem.The circuitry according to the invention operates as follows.

Zdrojem informace je výstupní střadač 12, který pomocí svého zápisového vstupu 123 zaznamená data z posuvného registru 21· Klopné obvody 2 ^a 1 umožňují nastavení posuvného registru 11 v součinnosti s hodinovým hradlem 10 ovládaným z dekodéru 2. Srovnáním nastavené binární informace a přečtené procesorem 2 je provedené ověření činnosti posuvného registru 11, výstupního střadače 12, skupinového datového vstupu/výstupu 012. Sl ed výstupních pulsů dekodéru 2 je v další fázi řízen tak, že je nastartován převod převodníku 2 A/Č s připojením výstupu 35 referenčního napětí na analogový vstup 34 převodníku 2 A/Č v součinnosti se spínačem 2 ^a zesilovačem 2· Blokovací klopný obvod 2 ^v tomto modu přenáší data z datového výstupu 32 na datový vstup 112 posuvného registru 21· Srovnáním převedených dat s referenčním procesorem 2 j® provedena kontrola bloků převodníku 2 A/Č, vstupního střadače 4, spínače 5 a zesilovače 2· Další mody souvisí s časováním výstupních pulsů dekodéru 2 ^a jsou vhodné například pro dílenské testování odezev pomocí osciloskopu na výstupech jednotlivých bloků.The source of information is the output logger 12, which uses its write input 123 to record data from the shift register 21. The flip-flops 2 ^and 1 allow the shift register 11 to be set in conjunction with the clock gate 10 controlled from the decoder. Verification of operation of shift register 11, output inverter 12, group data input / output 012. In the next phase, the output pulses of the decoder 2 are controlled in such a way that the conversion of converter 2 A / Č is started. converter 2 A / Č in conjunction with switch 2 ^and amplifier 2 · blocking flip-flop 2 ⁱⁿ this mode transfers data from data output 32 to data input 112 of shift register 21 · by comparing the converted data with reference processor 2A / No, input inverter 4, switch e 5 amps and 2 · Other modes related to the timing of the output pulse decoder 2 ^and are suitable for example for workshop testing responses using an oscilloscope to the output of individual blocks.

Výhoda tohoto zapojení spočívá ve vytvoření jednoduché sítě klopných obvodů, hradel, spínačů a generátoru řidičích signálů, čímž je umožněno pomocí procesoru vyhodnotit činnost jednotlivých signálových cest.The advantage of this connection lies in the creation of a simple network of flip-flops, gates, switches and control signal generator, which makes it possible to evaluate the operation of individual signal paths by means of a processor.

Zapojení dle vynálezu se dále vyznačuje vyššími účinky tehdy, lez-li využít procesoru již v zabudovaném zařízení a periférií tohoto systému pro zobrazeni identifikované závady. Využití je zejména v měřicích ústřednách, v automatizovaných laboratorních systémech a v převodnících analogových dat v regulační technice.The circuit according to the invention is further characterized by higher effects when the processor can already be used in the embedded device and peripherals of the system to display the identified fault. It is mainly used in measuring exchanges, in automated laboratory systems and in analogue data converters in control technology.

Claims

Connection for diagnosis of an approximation voltage converter - data transmission number consisting of processor, decoder, shift register, latches, gates, flip-flops, analog switch, amplifier and analog-to-digital converter, characterized by the fact that the group address output (011) of the processor (1) the input (28) of the decoder (2) is connected, the output of which (27) is connected to the start input (36) of the analog-to-digital converter (3) and to the write input (41) of the input inverter (4); whose data input (42) is connected to the group data input / output (012) of the processor (1), and whose output (43) is connected to the control input (51) of the switch (5), whose input (52) is output (35) the reference voltage of the analog-to-digital converter (3), and its output (53) is connected to the input (61) of the amplifier (6), whose output (62) is connected to the analog input (34) of the analog-to-digital converter 3) whereas the output (26) of the decoder (2) is connected to the input (101) of the clock gate (10), the second input (102) of which is connected to the clock output (33, analog-to-digital converter (3) and whose output (103) is connected to the clock input (113) of the shift register (11), the data output (32) of the analog-to-digital converter (3) is connected to the input (92) of the latching flip-flop (9), (25) a decoder (2) and whose output (93) is connected to a first data input (112) of the shift register (11), its second data input (111) being connected to an output (83) of the flip-flop (8) the input (81) is connected to the output (23) of the decoder (2) and the input (82) is connected to the output (24) of the decoder (2), while the output from the shift register (114) is connected to the data input (121) a logger (12), the write input (123) of which is connected to the output (73) of the write gate (7), whose input (71) is the output (22) of the decoder (2) and whose input (72) is connected to the output (31) of the conversion conversion of the analogue-to-digital converter (3), and the read input (122) of the output inverter (12) is connected to the output ( 21, the decoder (2) and the output (124) of the ram (12) is connected to the group data input / output (012) of the processor (1).