CS242904B1 - Řadič analogově-číslicového převodníku - Google Patents

Abstract

Zařízení řeěí problém řízení analogově-číslicového převodu pracujícího na principu postupné aproximace, který je synchronní se spouštěcím impulsem. Podstata řeěení spočívá v tom, že řadič analogově-číslicového převodníku s postupnou aproximací obsahuje aproximační registr a řízený generátor hodinových impulsů, který sestává ze dvou monostabilních klopných obvodů a logického součtového hradla. Nástupní hranou startovacího impulsu dochází k nulování aprox&mačného registru a vysílání 14+1 hodinových impulsů, koherentních se spouštěcím impulsem. Dosahuje se toho řízením generátoru hodinových impulsů ze stavového (impulsu) výstupu aproximačního registru. Řeěení se týká oboru měřících elektronických přístrojů.

Description

(54) Řadič analogově-číslicového převodníku

Zařízení řeěí problém řízení analogově-číslicového převodu pracujícího na principu postupné aproximace, který je synchronní se spouštěcím impulsem.

Podstata řeěení spočívá v tom, že řadič analogově-číslicového převodníku s postupnou aproximací obsahuje aproximační registr a řízený generátor hodinových impulsů, který sestává ze dvou monostabilních klopných obvodů a logického součtového hradla. Nástupní hranou startovacího impulsu dochází k nulování aprox&mačného registru a vysílání 14+1 hodinových impulsů, koherentních se spouštěcím impulsem. Dosahuje se toho řízením generátoru hodinových impulsů ze stavového (impulsu) výstupu aproximačního registru.

Řeěení se týká oboru měřících elektronických přístrojů.

Vynález se týká zapojení řadiče pro řízení činnosti analogově-číslicového převodníku pracujícího na principu postupné aproximace.

V obvyklém známém provedení sestává analogově-číslicový převodník pracující na principu postupné aproximace (dále v textu A/D převodník s postupnou aproximaci) z číslicovS-analogového převodníku, analogového komparátoru a řadiče, zapojených ve zpětnovazebném uspořádáni.

Činnost A/D převodníku s postupnou aproximací spočívá v postupném porovnávání kumulovaných testovacích analogových vah, generovaných na výstupu čislicově-analogového převodníku řízeného řadičem, a měření vstupní analogové veličiny.

Výsledkem porovnání, zjištěný analogovým komparátorem a indikovaný číslicovým stavem na jeho výstupu, představuje výsledek testu dílčí analogové váhy.

Výsled y testů dílčích analogových vah se ukládají do aproximačního registru obsaženého v řadiči. Číslicová informace uložená v aproximačním registru představuje postupně zpřesňované číslicové přiblížení (číslicovou aproximaci) vstupní analogové veličiny.

Řadič A/D převodníku s postupnou aproximací v obvyklém známém provedení sestává z řízeného aproximačního registru a řídícího generátoru hodinových impulsů. Jedním nedostatkem řadiče v obvyklém provedení je inkoherentnost hodinových pulsů s vnějěím spouštěcím pulsem řízeného analogově-číslicového převodu. Tato inkoherentnost může způsobit problémy při použití převodníku v synchronních systémech směru a přenosu analogových dat.

Uvedený nedostatek řadiče v obvyklém provedení se odstraňuje zapojením řadiče analogově číslicového převodníku podle vynálezu. Dosahuje se tohoto odvozením fáze hodinových impulsů od fáze spouštěcího pulsu prostřednictvím pomocných výstupů aproximačního registru.

Řadič analogově-číslicového převodníku obsahuje aproximační registr s hodinovým vstupem a stavovým výstupem a řízený generátor hodinových impulsů sestávající z prvního a druhého monostabilního obvodu a součtového logického hradla, jehož první vstup je spojen se spouštěcím vstupem, jeho druhý vstup je spojen s výstupem prvního monostabilního klopného obvodu a jeho výstup je spojen a hodinovým vstupem aproximačního registru a druhým vstupem druhého monostabilního klopného obvodu, jehož první vstup je spojen se stavovým výstupem aproximačního registru a jehvž výstup je spojen se vstupem prvního monostabilního klopného obvodu.

Odvozením fáze hodinových pulsů od fáze spouštěcího pulsu prostřednictvím pomocných výstupů aproximačního registru se dosáhne synchronnosti mezi spouštěcím pulsem a okamžikem spouštění převodu.

Dodatečnou předností řadiče analogově-číslicového převodníku podle vynálezu v systémových aplikacích je možnost nezávislého řízeni okamžiku sejmutí vzorku vstupní analogové veličiny a okamžiku spouštěni jejího analogově-číslicového převodu, a to volbou doby trvání spouštěcího pulsu.

Na připojeném výkresu je na obr. 1 znázorněno zapojeni řadiče analogově-číslicového převodníku podle vynálezu a na obr. 2 je znázorněn časový diagram spouštěcích, hodinových a stavových signálů řadiče podle obr. 1. Řadič analogově-číslicového převodníku podle vynálezu znázorněný na obr. 1 obsahuje aproximační registr 1 s hodinovým vstupem 101 stavovým výstupem 102 a s prvním 11 až N-tým IN datovým výstupem.

Dále obsahuje řízený generátor hodinových pulsů obsahující první monostabiln^ klopný obvod i, druhý monostabilní klopný obvod J a součtové logické hradlo £.

První vstup £X součtového logickéhóhradla £ je spojen se spouštěcím vstupem £ řadiče, Jeho druhý výstup £2 je spojen s výstupem 22 prvního monostabilního klopného obvodu £ a jeho výstup je spojen s hodinovým vstupem 101 aproximačního registru χ a s druhým vstupem £2 druhého monostabilního klopného obvodu 2, jehož první vstup 31 je spojen se stavovým výstupem 102 aproximačního registru X a jehož výstup 21 je spojen se vstupem 2X prvního monostabilního klopného obvodu 2·

Na obr. 2 jsou znázorněny časové průběhy číslicových signálů START .přiváděného na spouštěcí vstup £, CLOCK na hodinovém vstupu 101 aproximačního registru X a STATUS, na stavovém výstupu 102 aproximačního registru χ.

Činnost řadiče analogově-číslicového převodníku podle vynálezu je popsána podle příklad ného zapojeni na obr. 1 a časových průběhů na obr. 2.

V klidovém stavu jsou oba monostabilní klopné obvody ve svém stabilním stavu, signál STATUS na stavovém výstupu 102 aproximačního registru X je v nízké úrovni L stejně jako signál CLOCK na jeho hodinovém vstupu 101 a signál START na spouštěcím vstupu £.

Analogově- číslicový převod se spustí uvedením signálu START do vysoké logické úrovně H. Tlm se do úrovně H uvede signál CLOCK, tato úroveň H na druhém vstupu 32 druhého monostabilního klopného obvodu £ zablokuje jeho činnost a signál STATUS se uvede na úroveň H.

Přechodem signálu START na úroveň L přejde na úroveň L i signál CLOCK, a tím ukončí nulovací hodinový impuls C. Na úroveň L přejde 1 druhý vstup 32 druhého monostabilního klopného obvodu 3.

Tlm se tento obvod odblokuje a na jeho výstupu 32 vznikne impuls s dobou trvání tj, který svoji závěrnou hranou spustí první monostabilní klopný obvod 2* ^Na j®bo výstupu 22 se objeví impuls s dobou trvání tg, který projde součtovým logickým hradlem £ a vytvoří první hodinový impuls C, na signálu CLOCK.

Jeho nástupní hranou ee ukončí první aproximační krok. Závěrná hrana tohoto impulsu spustí opět první monostabilní klopný obvod 2· Činnost generátoru hodinových impulsů se opakuje až do příchodu hodinového impulsu CN, který svou nástupní hranou uvede signál STATUS na úroveň L, která na prvním vstupu 21 druhého monostabilního klopného obvodu 2 zablokuje činnot tohoto obvodu, takže závěrná hrana posledního hodinového impulsu CN již tento obvod nespustí.

Néběžná hrana posledního hodinového impulsu CN ukončí poslední N-tý aproximační krok a nízká úroveň L stavového signálu STATUS signalizuje ukončení převodu a platnost paralelních datových výstupů 11 až 1N aproximačního registru χ.

Z popisu činnosti řadiče analogově-číslicového převodníku je zřejmé, že s příchodem startovacího impulsu se generuje po nulovacím hodinovém impulsu, s délkou trvání shodnou se stratovacím impulsem, série N hodinových impulsů koherentních s vnějším hodinovým impulsem.

Možnost řízení délky nulovacího hodinového impulsu s délkou startovacího impulsu má další výhodu v tom, že prodloužením doby trvání prvního aprox mačního kroku lze krátit celkovou dobu převodu analogově-číslicového převodníku při zachování požadované přesnosti převodu.

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   Sadič analogově-číslicového převodníku, který obsahuje aproxioaSní registr s hodinovým vstupem a stavovým vstupem a řízený generátor hodinových impulsů, sestávající z prvního a druhého monostabilního klopného obvodu a součtového logického hradla, vyznačený tím, že první vstup (41) součtového logického hradla (4) je spojen se spouStéclm vstupem (S), jeho druhý vstup (42) je spojen s výstupem (22) prvního monostabilního klopného obvo du (2) a jeho výstup (43) je spojen s hodinovým vstupem (101) aproximačního registru (1) a druhým vstupem (32) druhého monostabilního klopného obvodu (3), jehož první vstup (31) je spojen se stavovým výstupem (102) aproximačního registru (1) a jehož výstup (33) je spojen se vstupem (21) prvního monostabilního klopného obvodu (2).