CS242647B1 - Časovači obvod logického analyzátoru - Google Patents

Abstract

Časovači obvod logického analyzátoru řeší problém přesného nastavení doby přivedení paměti do stavu "zápis" a zpoždění tohoto stavu za vzorkovacím impulsem. Podstata řešení spočívá v tom, že řídicí vstup monostabilního miltivibrátoru je připojen na jeden řídicí vstup (4) klopného obvodu (3) a hodinový vstup (2) monostabilního miltivibrátoru je připojen na hodinový vstup (5) klopného obvodu (3). Výstupem klopného obvodu je řízeno vybíjení integračního RC členu, přičemž ukončení nabíjení je zajištováno komparátorem (12), který prostřednictvím přizpůsobovacího tranzistoru (20) řídí nastavovací vstup klopného obvodu (3). Uvedený obvod může být realizován ve dvojnásobném provedení v případě požadavku nastavit nezávisle dva časové intervaly za jedním hodinovým impulsem. Řešení je možno uplatnit u casovacích obvodů, u nichž nelze použít běžných monostajjilních mUltivihrátorů nebo obvodů ECL. Časovači obvody s dvěma a více monostabilními multivibrátory lze uplatnit především v logických analyzátorech a mimoto v dalších číslicových zařízeních, kde je třeba generovat při vysokém opakovacím kmitočtu imguls definované šíře s definovaným zpožděním za vstupním hodinovým impulsem.

Description

Je známo, že časovači obvody logických analyzátorů jsou složeny ze dvou monostabilních raultivibrátorů vzájemně vázaných, přičemž první z nich nastavuje příslušné zpoždění fta vzorkovacím impulsem a druhý nastavuje požadovanou dobu převe- ‘ dění záznamové paměti do stavu zápis a zároveň se podílí na vytváření hodinových impulsů· Časovači obvod jako důležitá část obvodů logického analyzátoru musí zajistit správný zápis do záznamové paměti, to je správnou délku impulsu pro převedení paměti do stavu zápis a potřebnou dobu předstihu a pře sáhu adresy a dat před tímto impulsem· Vzhledem k tomu, že je nutné, aby logický analyzátor pracoval s co největším vzorkovacím kmitočtem jaký umožňují použité záznamové paměti, při náší to sebou požadavek na přesné nastavení doby přivedení paměti do stavu zápis a zpoždění tohoto stavu za vzorkovacím impulsem, který se zároveň používá nejen k zápisu do vstupních registrů, ale také ke spouštění časovacího obvodu·

Nedostatek výše uvedených řešení spočívá v tom, že realizace časovacího obvodu je obzvláště obtížná s logickými obvody s vazbou tranzistor-tranzistor, dále jen TTL, jestliže se pracuje se vzorkovacím kmitočtem v oblasti 10 MHz· V sortimentu těchto důvodů nejsou běžně k dispozici vhodné monostabilní raultivibrátory s dostatečně krátkou dobou zpoždění a dobou nastavení impulsu· Zapojení z logických součinových nebo součtových členů nejsou zpravidla řízena hranou a vyžadují z toho důvodu úpravu hodinového impulsu před vstupem na časovači obvod, což má negativní vliv na chování časovacího obvodu, pro různou délku hodinového impulsu· Možným řešením by bylo realizovat raonostabilní multivibrátor z logických obvodů emitorově vázané logiky, dále jen BCI»· To však sebou přináší další problém s vazbou na

- 2 * 242 847 ostatní obvody analyzátoru, které jsou složeny z logických obvodů řady TTL. Musela by být zařazena řada převodníků ECL-TTL a TTL-ECL, které však mají velkou toleranci ve zpoždění průchodu signálu a tu by bylo nutno do celkového rozpočtu zahrnout, což přináší četné nevýhody při nastavení správných časovačích, podmínek.

Výše uvedené nedostatky-odstraňuje časovači obvod logického analyzátoru podle vynálezu, tvořený monostabilním multivibrátorem, skládajícím se z diskrétních obvodů a definova nou vazbou.

Podstata vynálezu spočívá v tom, že řídicí vstup monostabilního multivibrátoru je připojejn na jeden řídicí vstup klopného obvodu a hodinový vstup monostabilního.multivibrátoru je připojen na hodinový vstup klopného obvodu, a invertovaný výstup klopného obvodu je připojen na katodu prvé diody prvého diodového bloku a anoda poslední diody prvního diodového bloku je připojena na společný bod nabíjecího odporu a integračního kondenzátorů. Opačný vývod nabíjecího odporu je připojen na kladný pól zdroje napájecího napětí a opačný vývod integračního kondenzátorů na záporný pól (EB -) zdroje na pájecího napětí a společný bod nabíjecího odporu a lnte gračního kondenzátorů je zapojen na neinvertující vstup komparátorů, jehož invertující vstup je připojen na společný bod odporového děliče. Opačný vývod prvního odporu odporového děliče je připojen na kladný pól zdroje napájecího napětí a opáč ný vývod druhého odporu odporového děliče je připojen na anodu první diody druhého diodového bloku, kde katoda jeho po slední diody je připojena na záporný pól zdroje napájecích napětí, přičemž přímý výstup komparátorů je připojen na společný bod svodového odporu a báze přizpůsobovacího tran zistoru, jehož emitor je připojen na invertovaný výstup komparátorů a kolektor je připojen na nastavovací vstup klopného obvodu, který je současně přes druhý svodový odpor při pojen na záporný pól zdroje napájecího napětí, na který je současně připojen opačný vývod prvního svodového odporu.

- 3 242 647

První přímý výstup monostabilního mul ti vibrátoru vyveden z přímého výstupu klopného obvodu a invertovaný výstup monostabilního multivibrátoru je vyveden z invertovaného výstupu klopného obvodu.

Časovači obvod logického analyzátoru může být tvořen dvěma monostabilními multivibrátory stejného provedení/propojenými tím, žeppřímý výstup prvního monostabilního multivibrátoru je připojen na hodinový vstup druhého monostabilního multivibráto ru, přieemž řídicí vstup druhého monostabilního multivibrátoru tvoří současně druhý řídicí vstup časovacího obvodu jako celku a výstupy časovacího obvodu jako celku jsou tvořeny přímým výstupem druhého monostabilního^v^L^rátoru a invertovaným výstupem druhého monostabilního multivibrátoru.

Výhodou výše popsaného zapojení je možnost teplotní kompensace nebo zajištění teplotního driftu vhodným směrem volbou počtu diod v prvém a druhém diodovém bloku. Popsané zapojení má všechny vstupy a výstupy v úrovni TTL obvodů, ale nastavení časových intervalů je prováděno komparátorem, který má vlastnost ECL obvodů·. Tím zapojení spojuje výhody TTL i ECL obvodů a obchází jejich nevýhody.

Časovači obvod logického analyzátoru a jeho funkce bude následovně blíž popsána v příkladovém provedení s pomocí při pojených vyobrazení, kde obr.1 znázorňuje zapojení časovacího obvodu jako celku složeného ze dvou navzájem propojených monostabilních multivibrátorů , a obr.2 znázorňuje časové průběhy signálů časovacího obvodu jako celku podle obr.1.

Zapojení časovacího obvodu logického analyzátoru podle obr.1, tvořeného monostabilním multivibrátore^ A/se skládá z diskrétních obvodů s definovanou vazbou.

Řídicí vstup £ monostabilního multivibrátoru A je připojen

- 4 242 647 na řídicí vstup £, kterým může být D vstup, klopného obvodu typu D nebo E vstup klopného obvodu typu JK, klopného obvodu £♦ Hodinový vstup 2 monostabilního multivibrátoru A je připojen na hodinový vstup £ klopného obvodu £, který má tu vlastnost, že změna stavu klopného obvodu je odvozena od hrany hodinového impulsu.

Invertovaný výstup 8 klopného obvodu £ je připojen na katodu prvé diody prvního diodového bloku 9, oddělující výstup klopného obvodu od integračního kondensátoru v době nabíjení a provádějící napěťové přizpůsobení v době jeho vy bíjení. Anoda poslední diody prvního diodového bloku £ d© připojena na společný bod nabíjeného .odiporu 10 a integračního kondensátoru 11, přičemž opačný vývod integračního kondensátoru 11 je připojen na záporný pól(EB+) zdroje napájecího napětí a opačný vývod nabíjecího odporu 10 je připojen na kladný pól (EB+) zdroje napájecího napětí. Společný bod nabíjecího odporu 11 a integračního kondensátoru 11 je připojen na neinvertující vstup 13 komparátorů 12, jehož inverující vstup 14 je připojen na společný bod odporového děliče 1Σ- 18, Opačný vývod prvního odporu 17 odporového děliče 17-18 je připojen na kladný pól (EB+) zdroje napájecího napětí a opačný vývod druhého odporu 18 odporového děliče 17-18 je připojen na anodu první diody druhého diodového bloku 19 , který zajišťuje teplotní kompensaci prvního diodového bloku £· Katoda poslední diody druhého diodového bloku 19 je připojena na záporný pól (EB-) zdroje napájecího napětí. Komparátor tak teplotně nezávisle určuje časový okamžik, kdy napětí na integračním kondensátoru dosáhne prahové úrovně na pěti vstupu komparátorů. Přímý výstup 13 komparátorů 12 je připojen na společný bod prvního svodového odporu 21 a báze přizpůsobovacího transistoru 20, jehož emitor je připojen na invertovaný výatup komparátorů 12 a kolektor· je připojen na nastavovací vstup 6 klopného obvodu £, který je současně přes druhý svodový odpor 22 připojen na záporný pól (BB-) zdroje napájecího napětí, na který je současně připo 242 847

- 5 jen i opačný vývod prvního svodového odporu 21. P„/ní přímý výstup 23 monostabilního multivibrátoru A je vyveden z přímého výstupu χ klopného obvodu 2 ^a druhý invertovaný výstup 24 monostabilního multivibrátoru A je vyveden z invertovaného výstupu 8 klopného obvodu 2·

Při použití časovaoího obvodu_ttvořeného dvěma monostabilními multivibrátory A a B stejného provedeníjje provedeno pro pojení tím, že nezatížený přímý výstup 23 prvního mbnostabilního multivibrátoru A je připojen na hodinový vstup 2a druhého monostabilního multivibrátoru B, přičemž řídicí vstup 1a druhého monostabilního multivibrátoru B tvoří současně druhý řídicí vstup časovaoího obvodu jako celku a výstupy časovacího obvodu jako celku jsou tvořeny přímým výstupem 23a druhého monostabilního multivibrátoru B a invertovaným výstupem 24a druhého monostabilního multivibrátoru B·

Při funkci časovacího obvodu logického analyzátoru s jedním monoétabilním obvodem A, je u klopného obvodu 2 ^v klidu na invertovaném výstupu 8 stav 0 a na neinvertovaném výstupu 7 stav 1. Z tohoto předpokladu je první diodový blok 9 ve vodivém stavu a komparátor 12 má na invertujícím vstupu 14 klad nější napětí než na vstupu 13 neinvertujícím. To znamená, že invertovaný výstup 14 má kladnější napětí než přímý výstup 15 komparátora 12 a přizpůsobovací transistor 20 je ve vodivém stavu,.který je určován napětím na výstupech 15» 16 komparátora 12 a protékajícím proudem prvním svodovým odporem 21. Průtok proudu drahým svodovým odporem 22 vyvolá na nastavovacím vstupu 2 klopného obvodu 2 neaktivní stav, v daném případě stav 1> Po příchodu hodinového impulsu na hodinový vstup 2 monostabilního multivibrátoru A, který je připojen na hodinový vstup 2 klopného obvodů 2 ^za předpokladu, že řídicí vstup £ klopného obvodu 2 připojený na řídicí vstup £ časovacího obvodu je v aktivním stavu, přejde invertovaný výstup 8 klopného obvodu 2 áo stavu 1 a přímý výstup 7 klopného obvodu 2 ůo stavu 0. To má za následek uzavření prvního diodového bloku 2 ^a tím, proud protékající nabíjecím odporem 10 začne nabíjet integrační kondensátor 11, na kterém začne stoupat napětí. Po dosažení prahové

242 647 — 6 — úrovně napětí» to znamená že napětí na neinvertujícím vstupu 13 komparátoru 12 bude β charakteristickou hodnotu použitého komparátoru 12 vyšší než napětí na neinvertujícím vstupu 14 komparátoru 12« bude mít přímý výstup 15 komparátoru 12 kladnější napětí než invertovaný výstup 16 komparátoru 12» Přizpůsobovací transistor 20 se uzavře a nastavovací vstup X klopného obvodu 2 je přes druhý svodový odpor 22 připojen na záporný pol EB- zdroje napájecího napětí» a tím na něm vybudí stav 0 a klopný obvod 2 přejde znovu do svého klidového stavu· HoČnota prahové úrovně napětí je určena odporovým děličem 17-1S a napětím na druhém diodovém bloku 19» Vybuzení klidového stavu klopaého obvodu 2 znamená» že integrační kondenzátor 11 se přes první diodový blok 2 vybije, komparátor 12 změní napětí na svých výstupech 15 a 16 a přizpůsobovací transistor 20 se znovu otevře a přivede tak na nastavovací vstup 6 klopného obvodu 2 stav 1· ú® časovači obvod připraven přijmout další hodinový impuls, v daném případě představovaný vzorkovacím impulsem a znázorněným na obr·2»

Přímý výstup χ klopného obvodu 2> který je současně přímým výstupem 23 prvního monostabilního raultivibrátoru A B průběhem b znázorněným na obr· 2, může být propojen s hodinovým vstupem 2a dalšího monostabilního mul ti vibrátoru B shodného zapojení a funkce jako předešle popsaný· Zbývající část druhého monostabilního multivibrátoru B pracuje analogicky jako u prvního monostabilního multivibrátoru A· Takto vytvořený časovači obvod generuje impuls definované šíře v definovaném časovém intervalu za hodinovým impulsem přivedeným na vstup časovacího obvodu, o průběhu c znázorněném na obr·2*

Časovači obvod logického analyzátoru s jedním multivibrátorem je možno uplatnit ve všech obvodových uspořádáních, kde jsou vyžadovány krátké impulsy a běžně dostupné monoetabilní multivibrátory v integrovaném provedení nemají pro tyto aplikaoe požadované vlastnosti· Časovači obvody s dvěma a více monostabilními multivibrátory lze uplatnit především v 1® gických analyzátorech a mimoto v dalších číslicových zařízeních.

í - 7 242 847 kde je zapotřebí generovat při vysokém opakovacím kmitočtu impuls definované šíře s definovaným zpožděním za vstupním hodinovým impulsem·

Claims (2)

1. PŘEDMĚT VYNÁLEZU

   1· Časovači obvod logického analyzátoru itvořený monostabilním mu^tivibrátorem, skládajícím se z diskrétních obvodů s definovanou vazbou/vyznačený tím, že řídicí vstup 2 monostabilního raultivibrátoru je připojen na jeden řídicí vstup 2 klopného obvodu 2 a hodinový vstup 2 monostabilního raultivibrátoru je připojen na hodinový vstup 2 klopného obvodu 2 a invertovaný výstup 8 klopného obvodu 2 3^e připojen na katodu prvé diody prvého diodového bloku 2 ^a anoda poslední diody prvního diodového bloku 2 3^e připojena na společný bod nabíjecího odporu 10 a integračního kondensátora 11 , přičemž opačný vývod nabíjecího odporu 10 je připojen na kladný pól (EB+) zdroje napájecího napětí a opačný vývod integračního kondensátora 11 je připojen na záporný pol (EB-) zdrojem pájecího napětí a společný bod nabíjecího odporu 22. a integračního kondenzátoru 11 je připojen na neinvertující vstup 13 komparátoru 12, jehož invertující vstup 14 je připojen na společný bod odporového děliče 17-18, příčené opačný vývod prvního odporu 17 odporového děliče 17-18 je připojen ma kladný pól (EB+) zdroji napájecího napětí a opačný vývod drahého odporu 18 odporového děliče 17-18 je připojen na anodu první diody drahého diodového bloku 19, kde katoda jeho posledník diody je připojena na záporný pól(BB-) zdroje napájecího napětí, přičemž přímý výstup 13 komparátoru 12 je připojen na společný bod svodového odporu 31 a báze přizpůsobovacího transistoru 20, jehož emitor je připojen na invertovaný výstup 16 komparátoru 12 a kolektor je připojen na nastavexácí vstup 2 klopného obvodu 2» který je současně přes svodový odpor 22 připojen na záporný pól (EB-) zdroje napájecího napětí, na který je současně připojen opačný vývod

   -8242 M7 prvního svodového odporu 21« přičemž první přímý výstup 23 mono stabilního multivibrátoru je vyveden z přímého výstupu X klopného obvodu 2 ^a druhý invertovaný výstup 24 monostabllního multivibrátoru je vyveden z-^invSTtovanétar-výstupy. 8 klopného obvodu 2·
2. 2· Časovači obvod logického analyzátoru podle bodu 1,vyznačený tím, že je tvořen dvěma monostabilními multivibrátory stejného provedení propojenými tím, že přímý výstup £2 prvního monostabllního multivibrátoru je připojen na hodinový vstup 2a druhého monostabllního multivibrátoru, přičemž řídicí vstup 1a druhého monostabllního multivi vrátoru tvoří současně druhý řídicí vstup časovacího obvodu jako celku a výstupy časovacího obvodu jako celku jsou tvořeny přímým výstupem 23a druhého monostabllního multivibrátoru a invertovaným výstupem 24a druhého monostabilního multivibrátoru.