CS241850B1

CS241850B1 - Production method of a silicon target plate

Info

Publication number: CS241850B1
Application number: CS848920A
Authority: CS
Inventors: Ivo Benc; Jaroslav Kerhart; Josef Kopecky; Josef Kriz; Josef Ladnar; Jaroslav Mach; Jan Urbanec
Original assignee: Ivo Benc; Jaroslav Kerhart; Josef Kopecky; Josef Kriz; Josef Ladnar; Jaroslav Mach; Jan Urbanec
Priority date: 1984-11-21
Filing date: 1984-11-21
Publication date: 1986-04-17
Also published as: CS892084A1

Description

Vynález řeší způsob výroby křemíkové rozkladové elektrody tvořené křemíkovou deskou, opatřenou z jedné strany systémem fotodiod, překrytých systémem vzájemně odizolovaných, na svém obvodu podleptaných ostrůvků polovodivé vrstvy polýkrystalického křemíku.SUMMARY OF THE INVENTION The present invention provides a method for producing a silicon target electrode consisting of a silicon wafer, provided with a photodiodes system on one side covered by a system of insulated, semi-conductive, semicrystalline silicon islets.

Nynější způsob výroby křemíkové rozkladové elektrody s větší citlivostí, v jedné z posledních výrobních operací, to je vytvoření systému ostrůvků polykrystalického křemíku, se provádí zpravidla plasmatickým vyleptáním systému ostrůvků v souvislé polovodivé vrstvě .naneseného polykrystalicikého křemíku.The present process for producing a more sensitive silicon breakdown electrode, in one of the last manufacturing operations, i.e., the formation of polycrystalline silicon islet systems, is generally carried out by plasma etching of the islet system in a continuous semiconductive layer of deposited polycrystalline silicon.

Postup je zpravidla takový, že se na křemíkovou desku s vytvořeným systémem fotodiod nanese souvislá polovodivá vrstva polykrystalického křemíku ze strany fotodiod. Tato souvislá vrstva se namaskuje systémem ostrůvků odpovídajících uspořádání fotodiod tak, že každý ostrůvek samostatně překrývá jednu fotodiodu, přičemž mezery mezi ostrůvky mají přibližně konstantní šířku.The process is generally such that a continuous semiconductive layer of polycrystalline silicon on the side of the photodiodes is deposited on the silicon wafer with the photodiode system formed. This continuous layer is masked by a system of islands corresponding to the photodiode arrangement so that each island separately overlaps one photodiode, with the gaps between the islands having an approximately constant width.

V takto vytvořeném systému se pak plasmaticky odleptá obnažený polykrystalický křemík, čímž vznikne systém vzájemně odizolovaných ostrůvků vrstvy polykrystalického křemíku.In the system thus formed, the exposed polycrystalline silicon is etched plasma to form a system of mutually insulated islets of the polycrystalline silicon layer.

Tento způso-b výroby je poměrně dobře propracován a v literatuře popsán. Například: Jacob A. The Versatile Technique of RF Plasma Etching. Solid State Technology 1978, 9. Nebo jiné pojednání: Kumar R. Characterizaton of Plasma Etching for Semiconductor Aplications. Solid State Technology 1976, 10.This process is relatively well developed and described in the literature. For example: Jacob A. The Versatile Technique of RF Plasma Etching. Solid State Technology 1978, 9. Or another treatise: Kumar R. Characterizaton of Plasma Etching for Semiconductor Applications. Solid State Technology 1976, 10.

Podstata způsobu výroby křemíkové rozkladové elektrody v jedné z posledních výrobních operací, při níž se vytvoří systém ostrůvků polovodivé vrstvy, spočívá podle vynálezu v procesu, při kterém se nejprve lepitá polovodivá vrstva polykrystalického křemíku v mezerách systému,, vymezených maskou z pozitivního· fotorezistu, a to lepitadlem na křemík, nejlépe o složení 10 objemových dílů CHsCOOH -j- 1 objemový díl HF -j- 50 objemových dílů HNO3 po dobu 30 až '120 s při teplotě v rozmezí 18 až 215 °C, talk, aby šířka mezery mezi ostrůvky polovodivé vrstvy byla u základny ostrůvků •menší než 3 <um, nejvýhodněji však menší než čtyřnásobek tlouštíky polovodivé vrstvy.According to the present invention, a process for producing a semiconductive island islet system consists in a process in which a sticky semiconductive layer of polycrystalline silicon is first bonded in the gaps of the system defined by the positive photoresist mask, and This glue to silicon, preferably a composition of 10 parts by volume CHsCOOH -j- 1 part by volume HF -j- 50 parts by volume HNO3 for 30 to 120 seconds at a temperature between 18 to 215 ° C, talk to the width of the gap between islands the semiconductive layer at the islet base was less than 3 µm, most preferably less than four times the thickness of the semiconductive layer.

Takto vytvořené ostrůvky polovodivé vrstvy polykrystalického křemíku se na svém obvodu podleptají leptáním podložního kysličníku křemičitého v mezerách obnažených předchozím leptáním, a to leptadlem ina kysličník křemičitý, nejlépe o složení 3 váhové díly NH4HF2 + 4 váhové díly NH4F + + 10 váhových dílů H2O při 'teplotě 19 až 23 ^C,C po dobu 120 až 180 s při šířce mezer do· 1,5 μπι a po dobu 180 až 300 s při mezerách širších než 1,5 μπι.The islands of the semiconductive layer of polycrystalline silicon thus formed are etched on their periphery by etching the underlying silica in the gaps exposed by the previous etching, namely by etching ina silica, preferably of 3 parts by weight NH4HF2 + 4 parts by weight NH4F + + 10 parts by weight H2O 19 to 23 ^C, C for 120 to 180 s at a gap width of up to · 1.5 μπι and for 180 to 300 s at a gap wider than 1.5 μπι.

Jednou z výhod způsobu výroby podle vynálezu je možnost dosáhnout značné přesnosti zvolené geometrie uspořádání ostrůvků polovodivé vrstvy. Leptání křemíku a kysličníku křemičitého, v úpravě leptadel a postupem stanoveným ve vynálezu, umožňuje tak dosáhnout zvolené optimální vzdálenosti mezi ostrůvky polovodivé vrstvy i vhodné vytvarování stěn ostrůvků, to znamená, že okraje ostrůvků jsou souvislé, bez nežádoucích výstupků a rovněž hloubka a tvar podleptání jsou rovnoměrné.One of the advantages of the production method according to the invention is that it is possible to achieve considerable precision in the selected geometry of the islands of the semiconductive layer. The etching of silicon and silicon dioxide in the etching treatment and the process according to the invention thus allows to achieve the selected optimal distance between the islands of the semiconductive layer and suitable formation of the island walls, i.e. the edges of the islands are continuous, without undesirable protrusions. equally.

Touto cestou je možno· zamezit funkčním závadám při provozu snímací elektronky se zabudovanou křemíkovou rozkladovou elektrodou. Jde o závady způsobené například nadměrným hromaděním náboje na kysličníku křemičitém v mezerách mezi ostrůvky polovodivé vrstvy, nebo jde o závady způsobené propojením polovodivých ostrůvků vodivou vrstvou nekondenzovanou na povrchu se systémem ostrůvků, vrstvou, vzniklou při getraci nebo jiných procesech při výrobě snímací elektronky.In this way, it is possible to avoid malfunctions in the operation of the scanning tube with a built-in silicon scanning electrode. These are due to, for example, excessive accumulation of silica charge in the gaps between the islands of the semiconductor layer, or due to the connection of the semiconductive islands with a conductive layer not condensed on the surface with the islet system, the gettering layer or other processes in the pickup tube.

•Další výhodou uvedeného způsobu výroby podle vynálezu, zvláště ve srovnání s plasmatickým leptáním je, že nezhoršuje vyso·kou kvalitu elektrických vlastností povrchu křemíkové desky se systémem ostrůvků.A further advantage of said production method according to the invention, in particular in comparison with plasma etching, is that it does not impair the high quality of the electrical properties of the surface of the islet board silicon wafer.

Poměrně velká energie dopadajících iontů při plasmiaticlkém leptání sice u mnoha jiných polovodičových součástek není .na závadu, ale v případě křemíkové rozkladové elektrody β větší citlivostí, kde vystupuje náročný požadavek velmi nízkých proudů za tmy, způsobuje proud dopadajících iontů při plasmatickém nébo jiném podobném způsobu leptání zhoršení elektrických parametrů rozkladové elektrody. Způsobem podle vynálezu lze docílit hustotu závěrných proudů za tmy až kolem 1 n,A/cm².Relatively high energy of incident ions in plasmatic etching is not a problem in many other semiconductor devices, but in the case of a silicon decomposition electrode, greater sensitivity, where the demanding requirement for very low currents in the dark arises, causes incident ions in plasma or other similar etching deterioration of electrical parameters of the decomposition electrode. With the method of the present invention, a backflow current density in the dark of up to about 1 N / cm ² can be achieved.

Jako příklad lze uvést způsob výroby křemíkové rozkladové elektrody s větší'Citlivostí, kde jedna z posledních operací, to je zhotovení systému ostrůvků polovodivé vrstvy polykrystalického křemíku se provede talk, že se nejprve na křemíkovou desku se systémem do čtvercové sítě uspořádaných fotodiod nanese rozkladem sílánu 0,5 μιη tlusitá vrstva polykrystalického křemíku.By way of example, a process for producing a more sensitive silicon target electrode, wherein one of the last operations, i.e., the island system of the semiconductive layer of polycrystalline silicon, is said to be first deposited on the silicon wafer with the system. , 5 μιη thick layer of polycrystalline silicon.

Po nemaskování systému čtvercově uspořádaných ostrůvků pozitivním fotorezistem, kde každá fotodioda je překryta ostrůvkem ve tvaru čtverce, se leptá ve vytvořené mříži o· šířce mezer 1 //m obnažený polykrystalický křemík leptadlem na křemík o složení: 10 objemových dílů CHsCOOH (98%) + + 1 objemový díl HF (39%) + ‘50 objemových dílů HNO3 (65·%).After not masking a square islet system with a positive photoresist, where each photodiode is covered with a islet in the shape of a square, etched in the created 1 / m lattice grid is stripped polycrystalline silicon with etch to silicon composition: 10 volumes CHsCOOH (98%) + + 1 volume of HF (39%) + 50 volume of HNO3 (65 ·%).

Leptá se po dobu 70 s, při teplotě 20 °C. Po odstranění fotorezistu se leptá v mezerách mezi ostrůvky vrstvy polykrystalického křemíku obnažený kysličník křemičitý, leptadlem o složení: 3 hmot. díly NH4HF2 + —4 hmot. díly NH4F -j- 10 hmot. dílů HaO. Leptá se po dobu 160 s, při teplotě 20 °C. Takto vznikne systém čtvercově uspořádané sítě podleptaných ostrůvků polovodivé vrstvy polykrystalického křemíku.Etched for 70 s at 20 ° C. After removal of the photoresist, exposed silicon dioxide is etched in the gaps between the islets of a layer of polycrystalline silicon with an etching composition of 3 wt. parts NH4HF2 + -4 wt. parts NH4F -j- 10 wt. parts of HaO. Etched for 160 s at 20 ° C. This results in a system of square grid of undercut islets of a semiconductive layer of polycrystalline silicon.

Claims

SUBJECT

A process for producing a silicon target electrode comprising a silicon wafer, provided with a photodiode system coated on one side with a system of insulated polycrystalline silicon islets on its perimeter, characterized in that the etched islet system of the semiconductive layer of polycrystalline silicon is formed by etching a semiconductive a layer in the gaps of the system formed by a positive photoresist mask with an etching agent on silicon, preferably of 10 parts by volume CHsCOOH + 1 part by volume HF 50 parts by volume HNO3 for 30 to 120 s at a temperature found in the range 18 to 25 ° C, such that the gap width of the semiconductor islands is less than 3 µm at the islet base, most preferably less than four times the thickness of the semiconductor layer, and in the system thus formed, the semiconductor islands are etched in the gaps at their gaps by etching onto the silica, preferably with a composition of 3 wt. parts NH4HF2 -j- 4 wt. parts NH4F + 10 wt. parts of H2O at a temperature of 19 to 23 ° C for 120 to 180 s at a gap width of up to 1,5 μηι and for 180 to 300 s at a gap wider than 1,5 μτη.