CS239003B1

CS239003B1 - Synchronous motor feeding inverter's microcomputer controller wiring diagram

Info

Publication number: CS239003B1
Application number: CS834879A
Authority: CS
Inventors: Jiri Javurek
Original assignee: Jiri Javurek
Priority date: 1983-06-30
Filing date: 1983-06-30
Publication date: 1985-12-16
Also published as: CS487983A1

Abstract

Zapojení regulátoru střídače pro napájení synchronního motoru s mikropočítačem, sestávající s mikropočítače s řadičem přerušení, dekodéru, bloku čítačů, vyrovnávací paměti a logických obvodů. Podetatou je řízení ochranné doby tyristorů mikropočítačem, a tím zajištění práce střídače na mezi přirozené komufefcce. Mikropočítač cyklicky zpracovává diagnostický program, ve kterém testuje jednotlivé části měniče kmitočtu. Běh diagnostického programu je přerušován na základě vnějších povelů pomoci řadiče přerušení. Nejvýšší prioritu má přerušeni dané změnou vstupního kódu nebo změnou provozního stavu pohonu.Connecting the Inverter Controller for Power microcomputer synchronous motor consisting of a microcomputer with a controller interrupt, decoder, counter block, buffer memory and logic circuits. Podetatou is a microcomputer control of thyristor protection time and thus ensure the inverter works on among the natural komufefcce. Microcomputer cyclically processes the diagnostic program in which it tests individual parts of the drive frequency. Diagnostic Program Run is interrupted by external assistance commands interrupt controllers. Highest priority has an interruption given by changing the input code or by changing the operating state of the drive.

Description

Vynález se týká zapojení mikropočítačového regulátoru střídače pro napájení synchronního motoru sestávajícího z mikropočítače s řadičem přerušení, dekodéru, bloku čítačů, vyrovnávací paměti a logických obvodů.BACKGROUND OF THE INVENTION The invention relates to an inverter microcomputer controller for powering a synchronous motor consisting of a microcomputer with an interrupt controller, a decoder, a counter block, a buffer and logic circuits.

Hlavní výhodou střídavých regulačních pohonů je možnost použití bezkontaktních elektrických strojů, čímž může dojít ke zvýšení spolehlivosti pohonu, snížení nároků na údržbu a i k získání dalších kvalit. Střídavé pohony však většinou vyžadují komplikovanější řídicí algoritmy, pro jejichž zabezpečení jsou nutné složitější regulační obvody, které mohou celkovou spolehlivost systému opět snížit.The main advantage of AC control drives is the possibility of using non-contact electric machines, which can increase the reliability of the drive, reduce maintenance requirements and gain other qualities. AC drives, however, usually require more complicated control algorithms, which require more complex control circuits that can reduce overall system reliability.

Konkrétně regulovaný pohon se synchronním motorem dosahuje nejvýhodnějších vlastností při práci střídače na mezi přirozené komutace. Pro zabezpečení této funkce je nutno zpožďovat okamžik sepnutí tyristorů,určený například snímačem polohy rotoru nebo z vyhodnocení průběhů svorkových napětí stroje podle měřené skutečné ochranné doby tyristorů. Řešení této funkce analogovou technikou je prakticky neproveditelné, při využití číslicových obvodů malé a střední integrace vychází zapojení poměrně složité.Specifically, the controlled drive with synchronous motor achieves the most advantageous characteristics when operating the inverter at the limit of natural commutation. To ensure this function, it is necessary to delay the switching time of the thyristors, determined for example by the rotor position sensor or from the evaluation of the machine terminal voltage waveforms according to the measured actual protection time of the thyristors. The solution of this function by analog technology is practically impracticable, when using digital circuits of small and medium integration, the connection is relatively complicated.

Řešením je využití mikropočítače, jehož jádro je v univerzálním zapojení a při využití integrovaných obvodů velmi vysoké integrace jednoduché. Konkrétnímu úkolu je mikropočítač přizpůsoben programem, přičemž styk s ostatními bloky měniče je zajištěn pomocí speciálních periferních jednotek.The solution is to use a microcomputer, the core of which is very simple in the universal connection and in the use of integrated circuits of very high integration. The microcomputer is tailored to the specific task, while the contact with other inverter blocks is ensured by special peripheral units.

Podstata zapojení mikropočítačového regulátoru stříáar čo pro napájení synchronního motoruThe essence of wiring the microcomputer controller stáar co for power synchronous motor

- 2 239 003 spočívá v tom, že první výstup dekodéru, opatřen/· vstupem výchozích signálů pro spínání tyristorů a vstupem signálu provozního stavu, spojeným rovněž s prvním vstupem vyrovnávací paměti a s prvním vstupem třetího logického obvodu/je připojen na první vstup řadiče přerušení, jehož výstup je spojen s prvním vstupem mikropočítače. Druhý výstup dekodéru je připojen na druhý vstup mikropočítače spojeného zároveň s diagnostickým blokem. První logický obvod se vstupem signálu proudu stejnosměrného meziobvodu a vstupem signálu napětí stejnosměrného meziobvodu je paralelně zapojen na druhý vstup řadiče přerušení a druhý vstup vyrovnávací paměti. Druhý logic ký obvod se vstupem pro údaj ochranné doby tyristorů je svým prvním výstupem připojen na třetí vstup řadiče přerušení a druhým výstupem na druhý vstup mikropočítače, jehož první výstup je připojen na první vstup bloku čítačů s dalším vstupem pro připojení počítacího kmitočtu. První výstup bloku čita čů je zapojen na druhý vstup třetího logického obvodu a druhý výstup bloku čítačů na třetí vstup vyrovnávací paměti. Její výstup je přiveden do bloku zesilovačů, jejichž výstupy spolu s výstupem třetího logického obvodu a s druhým výstupem mikropočítačů pro signál žádosti o podmínku přechodu mezi provozními stavy tvoří výstup celého zapojení.2 239 003, characterized in that the first output of the decoder, provided with an input of thyristor starting signals and an operating state signal input, also connected to the first buffer input and the first logic circuit input, is connected to the first interrupt controller input, whose output is connected to the first input of the microcomputer. The second output of the decoder is connected to the second input of the microcomputer connected to the diagnostic block. A first logic circuit with a DC link current signal input and a DC link voltage signal input is connected in parallel to a second interrupt controller input and a second buffer input. The second logic circuit with a thyristor protection time input is connected to the third input of the interrupt controller by its first output and the second output to the second input of the microcomputer, the first output of which is connected to the first input of the counter block with another input for counting frequency. The first output of the counter block is connected to the second input of the third logic circuit and the second output of the counter block to the third input of the buffer. Its output is fed to a block of amplifiers, whose outputs together with the output of the third logic circuit and the second output of the microcomputers for the request for the condition transition condition form the output of the entire wiring.

Zapojení regulátoru střídače podle vynálezu je znázorněno na přiloženém výkresu, z něhož je patrna i,činnost celého systému. První výstup dekodéru 1, opatřen/vstupem & výchozích signálů A, B, C pro spínání tyristorů a vstupem b signálu PS provozního stavu, spojeným rovněž s prvním vstupem vyrovnávací paměti 4 a s prvním vstupem třetího logického obvodu 8, je připojen na první vstup řadiče přerušení 2, jehož výstup je spojen s prvním vstupem mikropočítače μθ.The connection of the inverter controller according to the invention is shown in the attached drawing, which also shows the operation of the entire system. The first output of the decoder 1, provided with the input A, B, C of the thyristor switching signals A and the operating state signal input b, also associated with the first buffer input 4 and the first input of the third logic circuit 8, is connected to the first interrupt controller input. 2, whose output is connected to the first input of the microcomputer μθ.

Druhý výstup dekodéru 1 je připojen na druhý vstup mikropočítače ^uC spojeného zároveň s diagnostickým blokem DG. První logický obvod 6 se vstupem I signálu proudu stejnosměrného meziobvodu a vstupem U signálu napětí stejnosměrného meziobvodu je paralelně zapojen na druhý vstup řadiče přerušení 2The second output of the decoder 1 is connected to the second input of the microcomputer connected at the same time to the diagnostic block DG. The first logic circuit 6 with the DC link current input I and the DC link voltage input U is connected in parallel to the second interruption controller input 2

- 3 239 003 a na druhý vstup vyrovnávací paměti 4.- 3 239 003 and the second buffer input 4.

Druhý logický obvod 2 se vstupem OL pro údaj ochranné doby tyristorů je svým prvním výstupem připojen na třetí vstup řadiče přerušení 2 a druhým výstupem na druhý vstup mikropočítače jgC, jehož první výstup je připojen na první vstup bloku čítačů J s dalším vstupem pro připojení počítacího kmitočtu f. První výstup bloku čítačů 2 j^e zapojen na druhý vstup třetího logického obvodu 8 a druhý výstup bloku čítačů J na třetí vstup vyrovnávací paměti 4. Její výstup je přiveden do bloku zesilovačů 2, jejichž výstupy spolu s výstupemffi třetího logického obvodu 8 a s druhým výstupem PP mikropočítače |tiC pro signál žádosti o podmínku přechodu mezi provozními stavy tvoří výstup celého zapojení.The second logic circuit 2 with the input of the thyristor protection time input OL is connected to the third input of the interrupt controller 2 by its first output and the second output to the second input of the microcomputer jgC, the first output is connected to the first input of the counter block J with another input for the counting frequency f. the first output of the block counter 2 ^e j connected to the second input of the third logic circuit 8 and the second output of the block counter J to the third input buffer 4. Its output is fed into the amplifier 2 whose output along with výstupemffi third logic circuit 8 and the second the output of the PP microcomputer | tiC for the signal for the request for the transition between operating states forms the output of the whole wiring.

Mikropočítač ^tC cyklicky zpracovává diagnostický program, ve kterém prostřednictvím čárkovaně naznačeného diagnostického bloku DG testuje jednotlivé části měniče kmitočtu. Běh diagnostického programu je přerušován na základě vnějších povelů- výchozí signály A, B, C pro spínání tyristorů a signály PS provozního stavu, objevující se na vstupu a a vstupu b dekodéru 1, dále signály proudu a napětí stejnosměrného meziobvodu, objevující se na vstupu I a U prvního logického obvodu 6 -pomocí řadiče přerušení 2, který spolu s mikropočítačem tvoří základní univerzální mikropočítačovou sestavu. Nejvyšší prioritu má přerušení dané změnou výchozích signálů A, B, C —The microcontroller 40 cyclically processes a diagnostic program in which it tests the individual parts of the frequency converter via the dashed diagnostic block DG. Running the diagnostic program is interrupted by external commands - initial signals A, B, C for switching thyristors and PS operating status signals appearing at input a and input b of decoder 1, DC current and voltage signals appearing at input I and In the first logic circuit 6, using an interrupt controller 2, which together with the microcomputer forms the basic universal microcomputer assembly. The highest priority is given to interruptions by changing the default signals A, B, C -

- vstupního kódu _z nebo změnou provozního stavu pohonu ~ signál PS j při jehož obsloužení čte mikropočítač juC na datové sběrnici údaj o provozním stavu a dekodérem 1 předzpracovaný vstupní kód, který určuje následující spínaný tyristor.- an input code _z or a change in the operating state of the drive ~ the signal PS j, in which the microcomputer juC reads the operating status data on the data bus and a pre-processed input code which determines the next switched thyristor.

Nižší prioritu vyžaduje signál nulového proudu stejnosměrného meziobvodu, objevující se na vstupu I prvního logického obvodu 6 a signál generovaný při zavřeném napájecím usměrňovači, objevující se na vstupu U téhož logického obvodu 6, kterým jsou uvedené signály zpracovány. Tyto signály jsou podmínkou pro přechod mezi provozními stavy pohonu, slouží k zadání pevného řídícího úhlu tyristorů v chodu naprázdno a při rozběhu aA lower priority DC link current occurring at the input I of the first logic circuit 6 and a signal generated when the supply rectifier is closed, appearing at the input U of the same logic circuit 6 through which the signals are processed. These signals are a prerequisite for the transition between the operating states of the drive, they are used to enter a fixed control angle of the thyristors in idle and start-up, and

- 4 239 003 a uvolní výstupní vyrovnávací pamět v oblasti nucené komutace.4,239,003 and frees the output buffer in the forced commutation area.

Ve zbylém čase je vypočítáván potřebný řídicí úhel tyristorů pro zajištění minimální potřebné ochranné doby na základě měření skutečné ochranné doby, přičemž měřený údaj vstupuje na nižší úrpvni přerušení prostřednictvím vstupu OD druhého logického obvodu 2·In the remaining time, the required control angle of the thyristors to calculate the minimum protection time required is calculated by measuring the actual protection time, the measured value entering the lower interruption effect via the OD input of the second logic circuit 2 ·

Výstupem mikropočítače p.G je signál pro příslušný Čítač v bloku čítače 2, který zajistí potřebný úhlový interval pro zpožděn okamžiku sepnutí tyristoru buď podle výsledku výpočtu na základě měření skutečné ochanné doby, nebo podle předem zvoleného pevného zadání. Dále mikropočítač pC zadává požadavek na splnění podmínky pro přechod mezi provozními stavy pohonu Výstupní signály bloku čítačů J nastavují vyrovnávací pamět 4, která je v oblasti přirozené komutace průchozí a v oblasti nucené komutace se její výstup uvolňuje až po zániku proudu stejnosměrného meziobvodu, přičemž v oblasti přirozené komutace je požadavek na přerušení proudu zablokován. Signály pro spínání prvků jsou zesíleny v zesilovačiThe output of the microcomputer p.G is a signal for the corresponding counter in the counter block 2, which provides the necessary angular interval for delaying the moment of switching on the thyristor, either according to the result of the calculation based on actual retention time measurement or according to a preselected fixed input. Further, the microcomputer pC requests the condition for the transition between operating states of the drive. Counter block output signals J set buffer 4, which is passable in the natural commutation area and is released in the forced commutation area only after the DC link current ceases. natural commutation, the power interruption request is blocked. The signals for switching elements are amplified in the amplifier

Claims

SUBJECT OF THE INVENTION

239 003

Connection of a microcomputer controller of the inverter for powering the synchronous motor, consisting of a microcomputer with an interrupt controller, a decoder, a counter block, a buffer and logic circuits, characterized in that the first output of the decoder (1) is provided with input (a) C) for switching thyristors and the input (b) of the operating state signal (PS), also connected to the first buffer input (4) and the first input of the third logic circuit (8), is connected to the first input of the interrupt controller (2) is connected to the first microcomputer input (xG), the second output of the decoder (1) is connected to the second microcomputer input (pC), coupled to the diagnostic block (DG), the first logic circuit (6) to the DC current signal input (I) between the DC link and the DC link signal input (U) is connected in parallel to the second interrupt controller input (2) and the the second logic circuit (7) with the input (OD) for the thyristor protection time indication is connected to the third input of the interrupt controller (2) by its first output and the second output to the second microcomputer (pC) input whose first output is connected to the first input of the counter block (3) with another input for connecting the counting frequency (f), the first output of the counter block (3) being connected to the second input of the third logic circuit (8) and the second output of the counter block (3) to the third input a buffer (4), the output of which is coupled to an amplifier block (5), whose outputs together with the output (ΘΙ) of the third logic circuit (8) and the second output (PP) of the microcomputer (pC) forms the output of the entire wiring.