CS239003B1 - Zapojení mikropočítačového regulátoru střídače pro napájení synchronního motoru - Google Patents

Abstract

Zapojení regulátoru střídače pro napájení synchronního motoru s mikropočítačem, sestávající s mikropočítače s řadičem přerušení, dekodéru, bloku čítačů, vyrovnávací paměti a logických obvodů. Podetatou je řízení ochranné doby tyristorů mikropočítačem, a tím zajištění práce střídače na mezi přirozené komufefcce. Mikropočítač cyklicky zpracovává diagnostický program, ve kterém testuje jednotlivé části měniče kmitočtu. Běh diagnostického programu je přerušován na základě vnějších povelů pomoci řadiče přerušení. Nejvýšší prioritu má přerušeni dané změnou vstupního kódu nebo změnou provozního stavu pohonu.

Description

Vynález se týká zapojení mikropočítačového regulátoru střídače pro napájení synchronního motoru sestávajícího z mikropočítače s řadičem přerušení, dekodéru, bloku čítačů, vyrovnávací paměti a logických obvodů.

Hlavní výhodou střídavých regulačních pohonů je možnost použití bezkontaktních elektrických strojů, čímž může dojít ke zvýšení spolehlivosti pohonu, snížení nároků na údržbu a i k získání dalších kvalit. Střídavé pohony však většinou vyžadují komplikovanější řídicí algoritmy, pro jejichž zabezpečení jsou nutné složitější regulační obvody, které mohou celkovou spolehlivost systému opět snížit.

Konkrétně regulovaný pohon se synchronním motorem dosahuje nejvýhodnějších vlastností při práci střídače na mezi přirozené komutace. Pro zabezpečení této funkce je nutno zpožďovat okamžik sepnutí tyristorů,určený například snímačem polohy rotoru nebo z vyhodnocení průběhů svorkových napětí stroje podle měřené skutečné ochranné doby tyristorů. Řešení této funkce analogovou technikou je prakticky neproveditelné, při využití číslicových obvodů malé a střední integrace vychází zapojení poměrně složité.

Řešením je využití mikropočítače, jehož jádro je v univerzálním zapojení a při využití integrovaných obvodů velmi vysoké integrace jednoduché. Konkrétnímu úkolu je mikropočítač přizpůsoben programem, přičemž styk s ostatními bloky měniče je zajištěn pomocí speciálních periferních jednotek.

Podstata zapojení mikropočítačového regulátoru stříáar čo pro napájení synchronního motoru

- 2 239 003 spočívá v tom, že první výstup dekodéru, opatřen/· vstupem výchozích signálů pro spínání tyristorů a vstupem signálu provozního stavu, spojeným rovněž s prvním vstupem vyrovnávací paměti a s prvním vstupem třetího logického obvodu/je připojen na první vstup řadiče přerušení, jehož výstup je spojen s prvním vstupem mikropočítače. Druhý výstup dekodéru je připojen na druhý vstup mikropočítače spojeného zároveň s diagnostickým blokem. První logický obvod se vstupem signálu proudu stejnosměrného meziobvodu a vstupem signálu napětí stejnosměrného meziobvodu je paralelně zapojen na druhý vstup řadiče přerušení a druhý vstup vyrovnávací paměti. Druhý logic ký obvod se vstupem pro údaj ochranné doby tyristorů je svým prvním výstupem připojen na třetí vstup řadiče přerušení a druhým výstupem na druhý vstup mikropočítače, jehož první výstup je připojen na první vstup bloku čítačů s dalším vstupem pro připojení počítacího kmitočtu. První výstup bloku čita čů je zapojen na druhý vstup třetího logického obvodu a druhý výstup bloku čítačů na třetí vstup vyrovnávací paměti. Její výstup je přiveden do bloku zesilovačů, jejichž výstupy spolu s výstupem třetího logického obvodu a s druhým výstupem mikropočítačů pro signál žádosti o podmínku přechodu mezi provozními stavy tvoří výstup celého zapojení.

Zapojení regulátoru střídače podle vynálezu je znázorněno na přiloženém výkresu, z něhož je patrna i,činnost celého systému. První výstup dekodéru 1, opatřen/vstupem & výchozích signálů A, B, C pro spínání tyristorů a vstupem b signálu PS provozního stavu, spojeným rovněž s prvním vstupem vyrovnávací paměti 4 a s prvním vstupem třetího logického obvodu 8, je připojen na první vstup řadiče přerušení 2, jehož výstup je spojen s prvním vstupem mikropočítače μθ.

Druhý výstup dekodéru 1 je připojen na druhý vstup mikropočítače ^uC spojeného zároveň s diagnostickým blokem DG. První logický obvod 6 se vstupem I signálu proudu stejnosměrného meziobvodu a vstupem U signálu napětí stejnosměrného meziobvodu je paralelně zapojen na druhý vstup řadiče přerušení 2

- 3 239 003 a na druhý vstup vyrovnávací paměti 4.

Druhý logický obvod 2 se vstupem OL pro údaj ochranné doby tyristorů je svým prvním výstupem připojen na třetí vstup řadiče přerušení 2 a druhým výstupem na druhý vstup mikropočítače jgC, jehož první výstup je připojen na první vstup bloku čítačů J s dalším vstupem pro připojení počítacího kmitočtu f. První výstup bloku čítačů 2 j^e zapojen na druhý vstup třetího logického obvodu 8 a druhý výstup bloku čítačů J na třetí vstup vyrovnávací paměti 4. Její výstup je přiveden do bloku zesilovačů 2, jejichž výstupy spolu s výstupemffi třetího logického obvodu 8 a s druhým výstupem PP mikropočítače |tiC pro signál žádosti o podmínku přechodu mezi provozními stavy tvoří výstup celého zapojení.

Mikropočítač ^tC cyklicky zpracovává diagnostický program, ve kterém prostřednictvím čárkovaně naznačeného diagnostického bloku DG testuje jednotlivé části měniče kmitočtu. Běh diagnostického programu je přerušován na základě vnějších povelů- výchozí signály A, B, C pro spínání tyristorů a signály PS provozního stavu, objevující se na vstupu a a vstupu b dekodéru 1, dále signály proudu a napětí stejnosměrného meziobvodu, objevující se na vstupu I a U prvního logického obvodu 6 -pomocí řadiče přerušení 2, který spolu s mikropočítačem tvoří základní univerzální mikropočítačovou sestavu. Nejvyšší prioritu má přerušení dané změnou výchozích signálů A, B, C —

- vstupního kódu _z nebo změnou provozního stavu pohonu ~ signál PS j při jehož obsloužení čte mikropočítač juC na datové sběrnici údaj o provozním stavu a dekodérem 1 předzpracovaný vstupní kód, který určuje následující spínaný tyristor.

Nižší prioritu vyžaduje signál nulového proudu stejnosměrného meziobvodu, objevující se na vstupu I prvního logického obvodu 6 a signál generovaný při zavřeném napájecím usměrňovači, objevující se na vstupu U téhož logického obvodu 6, kterým jsou uvedené signály zpracovány. Tyto signály jsou podmínkou pro přechod mezi provozními stavy pohonu, slouží k zadání pevného řídícího úhlu tyristorů v chodu naprázdno a při rozběhu a

- 4 239 003 a uvolní výstupní vyrovnávací pamět v oblasti nucené komutace.

Ve zbylém čase je vypočítáván potřebný řídicí úhel tyristorů pro zajištění minimální potřebné ochranné doby na základě měření skutečné ochranné doby, přičemž měřený údaj vstupuje na nižší úrpvni přerušení prostřednictvím vstupu OD druhého logického obvodu 2·

Výstupem mikropočítače p.G je signál pro příslušný Čítač v bloku čítače 2, který zajistí potřebný úhlový interval pro zpožděn okamžiku sepnutí tyristoru buď podle výsledku výpočtu na základě měření skutečné ochanné doby, nebo podle předem zvoleného pevného zadání. Dále mikropočítač pC zadává požadavek na splnění podmínky pro přechod mezi provozními stavy pohonu Výstupní signály bloku čítačů J nastavují vyrovnávací pamět 4, která je v oblasti přirozené komutace průchozí a v oblasti nucené komutace se její výstup uvolňuje až po zániku proudu stejnosměrného meziobvodu, přičemž v oblasti přirozené komutace je požadavek na přerušení proudu zablokován. Signály pro spínání prvků jsou zesíleny v zesilovači

Claims (1)

1. PŘEDMĚT VYNÁLEZU

   239 003

   Zapojení mikropočítačového regulátoru střídače pro napájení synchronního motoru, sestávající z mikropočítače s řadičem přerušení, dekodéru, bloku čítačů, vyrovnávací paměti a logických obvodů,vyznačené tím, že první výstup dekodéru (1), opatřený vstupem (a) výchozích signálů (A,B,C) pro spínání tyristorů a vstupem (b) signálu (PS) provozního stavu, spojeným rovněž s prvním vstupem vyrovnávací paměti (4) a s prvním vstupem třetího logického obvodu (8), je připojen na první vstup řadiče přerušení (2), jehož výstup je spojen s prvním vstupem mikropočítače (\xG), druhý výstup dekodéru (1) je připojen na druhý vstup mikropočítače (pC), spojeného zároveň s diagnostickým blokem (DG), první logický obvod (6) se vstupem (I) signálu proudu stejnosměrného msziobvodu a vstupem (U) signálu napětí stejnosměrného meziobvodu je paralelně zapojen na druhý vstup řadiče přerušení (2) a druhý vstup vyrovnávací paměti (4), druhý logický obvod (7) se vstupem (OD) pro údaj ochranné doby tyristorů je svým prvním výstupem připojen na třetí vstup řadiče přerušení (2) a druhým výstupem na druhý vstup mikropočítače (pC), jehož první výstup je připojen na první vstup bloku čítačů (3) s dalším vstupem pro připojení počítacího kmitočtu (f), přičemž první výstup bloku čítačů (3) je zapojen na druhý vstup třetího logického obvodu (8) a druhý výstup bloku čítačů (3) na třetí vstup vyrovnávací paměti (4), jejíž výstup je přiveden do bloku zesilovačů (5), jejichž výstupy spolu s výstupem (ΘΙ) třetího logického obvodu (8) as druhým výstupem (PP) mikropočítače (pC) pro signál žádosti o podmínku přechodu mezi provozními stavy tvoří výstup celého zapojení.