CS238843B1 - Zapbjcilie programovatelného viacfázového generátora - Google Patents

Zapbjcilie programovatelného viacfázového generátora Download PDF

Info

Publication number
CS238843B1
CS238843B1 CS834278A CS427883A CS238843B1 CS 238843 B1 CS238843 B1 CS 238843B1 CS 834278 A CS834278 A CS 834278A CS 427883 A CS427883 A CS 427883A CS 238843 B1 CS238843 B1 CS 238843B1
Authority
CS
Czechoslovakia
Prior art keywords
line
block
delay
normal
collector
Prior art date
Application number
CS834278A
Other languages
English (en)
Slovak (sk)
Other versions
CS427883A1 (en
Inventor
Jozef Chamraz
Original Assignee
Jozef Chamraz
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jozef Chamraz filed Critical Jozef Chamraz
Priority to CS834278A priority Critical patent/CS238843B1/cs
Publication of CS427883A1 publication Critical patent/CS427883A1/cs
Publication of CS238843B1 publication Critical patent/CS238843B1/cs

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Pulse Circuits (AREA)

Description

238843
Vynález rieši zapojenie programovatelné-ho viacfázového časovacieho generátora spoužitím relativné pomalých obvodov. U doposial známých zapojení využívajú-cich sa v zahraničných zariadeniach pretestovanie integrovaných obvodov veíkej avel'mi vel'kej hustoty integrácie sa uvedenégenerátory zhotovuji! s použitím integrova-ných obvodov emitorovo viazanej logiky,ktoré majú maximálně pracovně kmitočtyv rozsahu 200 až 1 000 MHz, čo je v porov-naní s integrovanými obvodmi typu Schott-ky, kde nie je potřebné pracovat s kmito-čtom vyšším ako 50 MHz ekonomicky i tech-nicky nevýhodné. Okrem toho nie je možnépri súčasných zapojeniach uvedenej štruk-túry realizovat generátor s 1'ubovol'ným po-čtom fáz.
Horeuvedené nevýhody odstraňuje zapo-jenie programovatelného viacfázového gene-rátora nanosekundových impulzov, ktoréhopodstata spočívá v tom, že blok pre normál-ně a blok pre alternativně oneskorenie im-pulzu sú připojené na prvý přepínač analo-gového bloku prepínania, ktorého druhýpřepínač je spojený s blokom pre normálnua s blokom pre alternatívnu šířku impulzu.Výstup rýchlej deličky je přivedený do ko-incidenčného obvodu a na vstup prvéhos prvým zhromažďovačom. Výstup prvéhosynchronného čítača je připojený na vstupdruhého synchronného čítača, ktorý je pře-pojený s druhým zhromažďovačom, pričomvýstupy prvého a druhého synchronného čí-tača sú připojené na koincidenčný obvod,do ktorého je tiež přivedený kmitočet 50MHz a výstup rýchlej deličky. Výstup koin-cidenčného obvodu je připojený na vstup pr-vého a druhého posuvného registra, ktorésú cez dekodér spojené s třetím zhromaž-ďovačom. Výstupy prvého a druhého pře-pínače sú přivedené na prvú a druhů one-skorovaciu linku, pričom výstupnú informá-ciu z oneskorovacích liniek vyberajú prvýa druhý rýchly multiplexer, ktoré sú při-pojené na vstup klopného obvodu a na štvr-tý, piaty, siesty a siedmy zhromažďovač. Vý-stup klopného obvodu je zároveň výstupompríslušnej fázy programovatelného viacfá-zového časovacieho generátora s krokom 1nanosekunda. Výhodou zapojenia podl'a vynálezu je to,že pre generovanie časových intervalov 1nanosekunda sa použije relativné pomalýchintegrovaných obvodov z domácej súčiast-kovej základné a napriek tomu, že v číslico-vej časti je možné generovat impulz s kro-kom 10 nauosekúnd, žiadny z použitých in-tegrovacích obvodov nemusí pracovat skmitočtem vyšším ako 50 MHz. Rýchle prepínanie normálneho a alterna-tívneho časovania v reálnom čase umožňu-je použil uvedené zapojenie generátora ajpri takých náročných aplikáciach ako jetestovanie integrovaných obvodov veíkej avelmi veíkej hustoty integrácie. Pri použitíobvodov s emitorovou viazanou logikou, pra- cujúcich s kmitočtom 200 až 1000 MHz, jemožné v tomto zapojení dosialinúf mnoho-násobné zlepšenie technických parametrovgenerátora.
Zapojenie programovatelného viacfázové-ho generátora je příkladné znázorněné napriloženom výkrese. Blok pre normálně one-skorenie impulzu 1 je pomocou štrnástehovedenia 151 a osemnésteho vedenia 182 při-pojený na prvý přepínač 51 nachádzajúci sav analógovom bloku prepínania 5, na ktorýje pomocou dvadsiateho prvého vedenia 251a dvadsiateho druhého vedenia 252 připoje-ný i blok pre alternativně oneskorenie im-pulzu 2. Na druhý přepínač 52 je devátnág-tym vedením 351 a dvadsiatym vedením 352připojený blok pře normálnu šířku impulzů3 a tridsiatym prvým vedením 451 a trid-siatym druhým vedením 452 je na ten istýpřepínač připojený blok pre alternatívnušířku impulzu 4. Pomocou prvého vedenia112 prichádza do rýchlej deličky 11 a dokoíncidenčného obvodu 12 referencný kmi-točet. Výstup rýchlej deličky 11 je druhým,vedením 1112 spojený s koincidenčným ob-vodom 12 a třetím vedením 113 je spojenýs prvým synchrónnym Čítačom 13, ktorý jev okamihu koincidencie přednastavený po-mocou dvadsiateho tretieho vedenia 123 na,hodnotu, ktorá je naprogramovaná v dru-hom zhromažďovači 14, ktorý je so syn-chrónnym čítačom 13 spojený čtvrtým ve-dením 143 a je plněný z riadiaceho počíta-ča pri predchádzajúcom navolení príslušnejprimárné] adresy. Takýmto sposobom pra-cuji! všetky zhromažďovaČe. Výstup prvéhosynchronného čítača 13 je přivedený navstup koíncidenčného obvodu 12 trínástymvedením 132 a na vstup druhého synchron-něho Čítača 15 sedemnástym vedením 135.Druhý synchrónny Čítač 15 je v okamihukoincidencie přednastavený pomocou dvad-siateho piateho vedenia 125 na hodnotu,ktorá je naprogramovaná v treťom zhromaž-ďovači 16 a s druhým synchrónnym čítačom15 je spojený šestnástym vedením 165, kto-rý je připojený na vstup koíncidenčného ob-vodu 12 pomocou pátnásteho vedenia 152.Od okamžiku koincidencie koincidenčný ob-vod 12 vytvára hodinové signály, ktoré súpřipojené dvanástym vedením 127 na vstupprvého posuvného registra 17, ktorý je rea-lizovaný z rýchlych klopných obvodov me-niacich stav s vzostupnou hranou hodinové-ho impulzu. Takto vytvořené hodinové sig-nály sú vedené šiestym vedením 128 na vstupdruhého posuvného registra 18, ktorý je rea-lizovaných z rýchlych klopných obvodov me-niacich stav so zostupnou hranou hodinové-ho impulzu. Obidva posuvné registre sú pro-gramované pomocou deviateho vedenia 197a desiateho vedenia 198 z výstupov dekodé-ru 19, ktorého informácia na výstupe je zá-vislá od informácie v prvom zhromažďovači110, ktorá je přivedená na vstup jedenás-tym vedením 1109. Po příchode signálu start

Claims (1)

  1. .· > 238843 cez siedme vedenie 7 sú znulované všetk-yklopné obvody prvého posuvného registra 17,druhého posuvného registra 18 v,bloku,přenormálně oneskorenie impulzu 1 a ich ekvi-valentov v bloku pre alternativně oneskore-nie impulzu 2, v bloku pre normálnu sirkuimpulzu 3 a v bloku pre alternatívnu šířkuimpulzu 4, Vnútorná struktura týchto blo-kov a ich funkcia je totožná s vnútornoustrukturou a funkciou bloku pre normálněoneskorenie impulzu 1. Okrem klopnýchobvodov, ktoré sú nastavené pomocou devia-teho vedenia 197 a desiateho vedenia 198z dekodéru 19. Po znulovaní týchto klop-ných obvodov je odblokovaná z prvého pre-pínača 51 pomocou piateho vedenia 551 ajrýchla delička 11. Počet znulovaných klop-ných obvodov je závislý od predprogramo-vanej hodnoty v prvom zhromažďovači 110,ktorý ovplyvňuje výstupnú informáciu z de-kodéru 19 a takto určuje dížku oboch posuv-ných registrov. Dížku prvého posuvného re-gistra 17, respektive druhého posuvného re-gistra 18 určuje dížku naprogramovanéhočasového intervalu v najrýchlejšej časovejdekáde. Hodnota naprogramovaná v dru-hom zhromažďovači 14 určuje dížku časo-vého intervalu naprogramovaná v strednejčislicovej dekáde a hodnota zapamataná vtretom zhromažďovači 16 určuje dížku ča-sového intervalu naprogramovaná v najpo-malšej čislicovej dekáde. Pre programova-nie normálneho a alternatívneho oneskore-nia a normálnej a alternatívnej šířky im-pulzov v dekádách s krokom 1 nanosekundaslúži analogový blok prepínania 5, do ktoré-ho prvej oneskorovacej linky 53 pre progra- movanie oneskorenie a do druhej onesko-rovacej linky 54 pre programovanie šířkyimpulzov vstupujú časové informácie z ostat-ných štyroch číslicových blokov po tridsia-tom vedení 513 a dvadsiatom štvrtom ve-dení 514. Výstupy prvej oneskorovacej lin-ky 53 a druhej oneskorovacej linky 54 súdvadsiatym šiestym vedením 535 a tridsia-tym třetím vedením 546 připojené na vstu-py prvého rýchleho multiplexera 55 a dru-hého rýchleho multiplexera 56, ktoré vybe-rajú naprogramovaná informáciu pre nor-málně a alternativně oneskorenie a infor-máciu pre normálnu a alternatívnu šířkuimpulzov, ktoré postupujú dvadsiatym sied-mym vedením 557 a tridsiatym štvrtým ve-dením 567 do klopného obvodu 57. Výstup577 klopného obvodu 57 je výstup jednejfázy programovatelného vlacfázového časo-vacieho generátora. Informácie o normál-nom a alternatívnom oneskorení sú ucho-vané v štvrtom zhromažďovači 58 a v pia-tom zhromažďovači 59, ktoré sú s prvýmrýchlym multiplexerom 55 spojené dvadsia-tym osmým vedením 585 a dvadsiatym de-viatym vedením 595. Informácie o normál-nej a alternatívnej šírke impulzov sú ucho-vané v šlestom zhromažďovači 60 a v sied-raom zhromažďovači 61, ktoré sú druhýmrýchlym multiplexerom 565 spojené tridsia-tym piatym vedením 606 a tridsiatym šies-tym vedením 516. Přepínáme normálneho aalternatívneho časovania sa prevádzka po-mocou osmého vedenia 8, ktoré riadi činnostprvého prepínača 51, druhého prepínania52, prvého rýchleho multiplexu 55 a druhé-ho rýchleho multiplexu 56. PREDMKI Zapojenie programovatelného viacfázové-ho generátoru, vyznačujúce sa tým, že blokpre normálně oneskorenie impulzu (1) ještrnástym vedením (151) a osemnástym ve-dením (182) připojený na prvý přepínač(51) analogového bloku prepínania (5), naktorý je dvadciatym prvým vedením (251)a dvadsiatym druhým vedením (252) připo-jený aj blok pre alternativně oneskorenieimpulzu (2), pričom blok pře normálnu šíř-ku impulzu (3) je devatnástym vedením(351) a dvadsiatym vedením (352) při-pojený na druhý přepínač (52), naktorý je tridsiatym prvým vedením (451)a tridsiatym druhým vedením (452) připoje-ný aj blok pre alternatívnu šířku impulzu (4), avšak rýchla delička (11) je prvým ve-dením (112) a druhým vedením (1112) spo-jená s koincidenčným obvodom (12), tře-tím vedením (113) je spojená s prvým syn-chrónnym čítačom (13), ktorý je čtvrtýmvedením (143) spojený s druhým zhromaž-dovačom (14), dvadsiatym třetím vedením(123) i trinástym vedením (132) spojený skoincidenčným obvodom (12) a sedemnás- ynAlezu tym vedením (135) je spojený s druhýmsynchronným čítačom (15), ktorý je šestnás-tym vedením (165) spojený s třetím zhro-mažďovačom (16) a patnástym vedením(152) a dvadsiatym piatym vedením (125)je spojený s koincidenčným obvodom (12)a tento je dvanástym vedením (127) spoje-ný s prvým posuvným registrom (17) a šies-tym vedením (128) je spojený s druhým po-suvným registrom (18) a obidva posuvnéregistre sú deviatym vedením (197) a de-siatym vedením (198) spojené s dekodérom(19), ktorý je jedenástym vedením (1109)spojený s prvým zhromažďovačom (110),pričom siedme vedenie (7) je připojené naprvý posuvný register (17) a na druhý po-suvný register (18) v bloku pre normálněoneskorenie impulzu (1) a taktiež na blokpře alternativně oneskorenie impulzu (2),na blok pre normálnu šířku impulzu (3) ana blok pre alternatívnu šířku impulzu (4),přitom rýchla delička (11) je piatym vede-ním (551) spojená s prvým prepínačom(51), ktorý je tridsiatym vedením (513) spo- 238843 jený s prvou oneskorovacou linkou (53),ktorá je dvadsiatym šiestym vedením (535)spojená s prvým rýchlym multiplexerom(55), ktorý je spojený dvadsiatym siedmymvedením (557) s klopným obvodom (57),dvadsiatym osmým vedením (585) je spoje-ný so štvrtým zhromažďovačom (58) a dvad-siatym deviatym vedením (595) je spojenýs piatyni zhromažďovačom (59) a analogic-ky je spojený druhý přepínač (52) dvadsia-tym štvrtým vedením (514) s druhou one-skorovacou linkou (54), ktorá je tridsiatym třetím vedením (546) spojená s druhýmrýchlym multiplexerom (56), ktorý je trid-siatym štvrtým vedením (567) spojenýs klopným obvodom (57), tridsiatym piatymvedením (606) je spojený so šiestym zhro-mažďovačom (60) a tridsiatym šiestym ve-dením (616) je spojený so siedmym zhro-mažďovačom (61), pričom prvý přepínač(51), prvý rýchly multiplexer (55), druhýpřepínač (52) a druhý rýchly multiplexersú přepojené osmým vedením (8) a výstup(577) je výstupom klopného obvodu (57). 1 list výkresov
CS834278A 1983-06-13 1983-06-13 Zapbjcilie programovatelného viacfázového generátora CS238843B1 (sk)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS834278A CS238843B1 (sk) 1983-06-13 1983-06-13 Zapbjcilie programovatelného viacfázového generátora

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS834278A CS238843B1 (sk) 1983-06-13 1983-06-13 Zapbjcilie programovatelného viacfázového generátora

Publications (2)

Publication Number Publication Date
CS427883A1 CS427883A1 (en) 1984-11-19
CS238843B1 true CS238843B1 (sk) 1985-12-16

Family

ID=5385155

Family Applications (1)

Application Number Title Priority Date Filing Date
CS834278A CS238843B1 (sk) 1983-06-13 1983-06-13 Zapbjcilie programovatelného viacfázového generátora

Country Status (1)

Country Link
CS (1) CS238843B1 (cs)

Also Published As

Publication number Publication date
CS427883A1 (en) 1984-11-19

Similar Documents

Publication Publication Date Title
US4041403A (en) Divide-by-N/2 frequency division arrangement
CN103869124B (zh) 具有交织采样功能的数字示波器及其工作方法
KR100313255B1 (ko) 디지털주파수체배기용조합지연회로
US4575867A (en) High speed programmable prescaler
US5122757A (en) Digital frequency generator
US3840815A (en) Programmable pulse width generator
JPH02122498A (ja) 可変長時間遅延を提供するための装置
CS238843B1 (sk) Zapbjcilie programovatelného viacfázového generátora
US5245311A (en) Logical comparison circuit for an IC tester
KR100306061B1 (ko) 동기식지연신호를단시간에발생시키기위한동기식지연회로및이를이용한주파수체배회로
US3241033A (en) Multiphase wave generator utilizing bistable circuits and logic means
CA1194142A (en) Integrated circuits
KR0166196B1 (ko) 디지탈 전전자교환기의 가변 타임슬롯 지정회로
SU1298902A1 (ru) Синхронный делитель частоты на двенадцать
KR200155054Y1 (ko) 카운터 회로
SU1287281A1 (ru) Делитель частоты с дробным коэффициентом делени
SU1197068A1 (ru) Управл ема лини задержки
SU1129541A1 (ru) Устройство выбора измерительного канала дл периодомеров
CS204451B1 (en) Connection of the frequency divider
KR970000253B1 (ko) 디지탈 클럭 더블링 회로
JPH0515230B2 (cs)
SU1653140A1 (ru) Устройство дл формировани последовательностей импульсов
SU1003025A1 (ru) Программно-временное устройство
SU1531213A1 (ru) Кольцевой счетчик
SU1051732A1 (ru) Делитель частоты с регулируемым коэффициентом делени