CS238816B1 - Obvod funkcie EXCLUSIVE — NOR - Google Patents
Obvod funkcie EXCLUSIVE — NOR Download PDFInfo
- Publication number
- CS238816B1 CS238816B1 CS819062A CS906281A CS238816B1 CS 238816 B1 CS238816 B1 CS 238816B1 CS 819062 A CS819062 A CS 819062A CS 906281 A CS906281 A CS 906281A CS 238816 B1 CS238816 B1 CS 238816B1
- Authority
- CS
- Czechoslovakia
- Prior art keywords
- input
- output
- resistor
- gate
- exclusive
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Vynález sa týká zapojenia obvodu s funkciou EXCLUSIVE — NOR realizovaného jedným dvojvstupovým hradlom DTL, jedným negátorom a štyrmi pasivnými súčiastkami.
238816
3 4 238816
Vynález sa týká obvodu funkcie EXCLUSIVE — NOR zostaveného z dvojvstupového hradla DTL, negátora a štyroch pasivných súčiastok. K vytvoreniu funkcie EXCLUSIVE — NOR reallzovanej samotnými obvodmi DTL sú potřebné štyri dvojvstupové hradlá a jeden neg4átor. Pri použití špeciálneho obvodu TTL sú potřebné ďalšie obvody pre převod z úrovně DTL na TTL a obrátene. Pri rozsiahlejšej aplikácií narastá počet puzdier, cena i spotřeba elektrickej energie.
Uvedené nedostatky odstraňuje zapojenie obvodu funkcie EXCLUSIVE — NOR, ktorého podstata spočívá v tom, že k prvému vstupu je připojený prvý rezistor, k druhému vstupu druhý rezistor, pričom opačné konce obidvoch rezistorov sú spolu spojené a připojené na katodu Zenerovej diody a na prvý vstup dvojvstupového hradla s funkciou logického súčinu. Jeho druhý vstup je spojený s výstupom negátora, ktorého vstup je připojený na anódu Zenerovej diody a súčasne cez třetí rezistor na záporný pól napájacieho napatia. Výstup hradla s funkciou logického súčinu je súčasne výstupom celého obvodu. Výhodou zapojenia je, že umožňuje realizovat obvod funkcie EXCLUSIVE — NOR iba s jedným dvojvstupovým hradlom, jedným negátorom a štyrmi pasivnými súčiastkami pri polovičnoin prúdovom odbere.
Na pripojenom výkrese je nakreslený příklad zapojenia podfa vynálezu. K prvému vstupu a je připojený prvý rezistor Rl, k druhému vstupu b druhý rezistor R2, pričom opačné konce obidvoch rezistorov Rl, R2 sú spolu spojené a připojené na katodu Zenerovej diody ZD a na prvý vstup hradla H s funkciou logického súčinu. Jeho druhý vstup je spojený s výstupom negátora N, ktorého vstup je připojený na anódu Zenerovej diody ZD a súčasne cez třetí rezistor R3 na záporný pól napájacieho napatia. Výstup hradla H s funkciou logického súčinu je súčasne výstupom Y celého obvodu.
Funkcia zapojenia je nasledujúca. Pri signáloch úrovně H na obidvoch vstupoch a, b je napatie na vstupe negátora N nad jeho rozhodovacou napaťovou úrovňou a vzniklé napátie úrovně L na výstupe negátora N uvedie výstup Ϋ hradla H s funkciou logického súčinu do úrovně H. Pri nesúhlase logických úrovní na vstupoch a, b je napatie na vstupe hradla H s funkciou logického súčinu spojeného s rezistormi Rl, R2 spo1'ahlivo nad jeho rozhodovacou napaťovou úrovňou, ale zásluhou Zenerovej diody ZD je napatie na vstupe negátora N bezpečne pod jeho rozhodovacou úrovňou a výstup negátora N má úroveň H. Obidva vstupy hradla H s funkciou logického súčinu sú na úrovni H a výstup Y obvodu má úroveň L. Pri signáloch L na obidvoch vstupoch a, b je cez rezistory Rl, R2 spojený vstup hradla H s funkciou logického súčinu na úroveň L a výstup Y má úroveň H.
Rezistory Rl, R2 sú zhodných hodnot, vefkosť tretieho rezistora R3 a napatie Zenerovej diody ZD sa volí tak, aby v rozsahu změny napájacieho napatia bol pri nesúhlase logických úrovní na vstupoch a, b negátor N v nevybudenom stave.
Prevodná vstupno-výstupná charakteristika hradiel DTL umožňuje svojou strmosťou pri stabilizovanom napájacom napatí realizáciu bez výběru súčiastok.
Zapojenie je vhodné například pre realizáciu viacúrovňového majoritného zálohovania výstupov riadiacich automatov alebo počítačov riešených obvodmi DTL.
Claims (1)
- PREDMET Obvod funkcie EXCLUSIVE — NOR s obvodmi DTL vyznačujúci sa tým, že k prvému vstupu (a) je připojený prvý rezistor (Rl), k druhému vstupu (b) druhý rezistor (R2), pričom opačné konce obidvoch rezistorov (Rl, R2J sú spolu spojené a připojené na katodu Zenerovej diody (ZD) a na prvý vstup dvojvstupového hradla (HJ s funk- vynAlezu ciou logického súčinu, ktorého druhý vstup je spojený s výstupom negátora (NJ, ktorého vstup je připojený na anódu Zenerovej diody (ZD) a cez třetí rezistor (R3J na záporný pól zdroja napájacieho napatia, pričom výstup hradla (H) s funkciou logického súčinu je súčasne výstupom (Y) celého obvodu. 1 list výkresov 238816
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS819062A CS238816B1 (sk) | 1981-12-07 | 1981-12-07 | Obvod funkcie EXCLUSIVE — NOR |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CS819062A CS238816B1 (sk) | 1981-12-07 | 1981-12-07 | Obvod funkcie EXCLUSIVE — NOR |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CS906281A1 CS906281A1 (en) | 1985-05-15 |
| CS238816B1 true CS238816B1 (sk) | 1985-12-16 |
Family
ID=5441920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CS819062A CS238816B1 (sk) | 1981-12-07 | 1981-12-07 | Obvod funkcie EXCLUSIVE — NOR |
Country Status (1)
| Country | Link |
|---|---|
| CS (1) | CS238816B1 (cs) |
-
1981
- 1981-12-07 CS CS819062A patent/CS238816B1/cs unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CS906281A1 (en) | 1985-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4276488A (en) | Multi-master single-slave ECL flip-flop | |
| EP0224004A3 (en) | Interconnected multiport flip-flop logic circuit interconnected multiport flip-flop logic circuit | |
| US4032800A (en) | Logic level conversion system | |
| GB1366772A (en) | Field effect transistor inverter circuits | |
| US4618849A (en) | Gray code counter | |
| GB2076245A (en) | Emitter-coupled logic circuits | |
| US4644185A (en) | Self clocking CMOS latch | |
| KR102674336B1 (ko) | 클록 생성 회로 및 이를 사용하는 래치, 그리고 연산 장치 | |
| GB1249762A (en) | Improvements relating to priority circuits | |
| GB2103042A (en) | Electronic control circuit for a bistable relay | |
| CS238816B1 (sk) | Obvod funkcie EXCLUSIVE — NOR | |
| US3829711A (en) | Shift registers | |
| US3515901A (en) | Nand/nor circuit | |
| US3984702A (en) | N-bit register system using CML circuits | |
| KR920018640A (ko) | Lcd 구동회로 | |
| US3017093A (en) | Electrical counting | |
| DE69222798D1 (de) | Zählerschaltung | |
| US3437840A (en) | Gated storage elements for a semiconductor memory | |
| JPS59225422A (ja) | 双方向性バス・バツフア | |
| US3610959A (en) | Direct-coupled trigger circuit | |
| US3582682A (en) | Data bus transfer system | |
| SU1670684A1 (ru) | Устройство дл сравнени двух @ -разр дных чисел | |
| SU1599970A1 (ru) | Д-триггер | |
| KR100282420B1 (ko) | 입력버퍼회로 | |
| KR930010940B1 (ko) | 입력인지 회로 |